[发明专利]减少非易失性存储器单元阵列中的编程干扰的方法和设备

说明书

公开了一种存储器设备，包括：(a)目标存储器单元，其具有第一选择栅极、目标存储器栅极和第一源极线，其中在编程操作期间，第一选择栅极、目标存储器栅极和第一源极线处于编程状态电平，以及(b)邻近存储器单元，其具有第二选择栅极、第一源极线和未连接到目标存储器栅极的邻近存储器栅极。在编程操作期间，邻近选择栅极处于低态以禁止对邻近单元的编程干扰，并且邻近存储器栅极处于低态。

相关应用的交叉引用

本申请是于2016年9月28日提交的第15/279,194号美国专利申请的国际申请，其要求享有于2016年6月10日提交的美国临时申请第62/348,579号的权益，该申请的全部内容通过引用的方式并入本文。

发明领域

本发明总体上涉及非易失性存储器(NVM)阵列的领域。更具体地，本发明涉及用于减少NVM阵列中的编程干扰的方法、电路、设备和系统。

背景

集成电路(IC)可用于广泛的设计和产品中，一些集成电路可以包括非易失性存储器(NVM)阵列。NVM阵列可以由NVM单元、辅助电路、控制器和附加电路组成。辅助电路可以包括例如：阵列控制、地址解码电路和读出放大器(SA)。SA可以被配置为确定一个或更多个目标NVM单元的值/电平。

NVM设备可以包括NVM阵列。一些存储器阵列类型可包括NVM阵列、浮栅阵列、电荷俘获单元阵列(诸如eCT^TM单元的阵列、单元的阵列)等。

NVM单元可以是单比特或多比特存储单元，并且这些单元可以编程到不同的状态，例如在单比特配置中，单元可以编程到擦除(ERS)状态或编程(PRG)状态。

根据一些实施例，可以通过字线(WL)、位线(BL)、源极线(SL)、选择栅极(SG)、存储器栅极(MG)或其他方式来访问NVM单元。对于每个操作模式(单元的编程、单元的擦除、单元的读取等)，可以相应地激活和操作WL、BL、SL、SG和/或MG。诸如读取算法、编程算法、擦除算法的操作模式可以确定施加到NVM单元的WL、SL、SG、MG的电压信号或电流信号。其他因素包括选择的地址、使用的具体技术。在一些实施例中，NVM阵列可以包括不同的结构特征，并且可以不包括SG、BL、SL、MG和/或WL，或者其他。

在相关联的电路中也可以包括一些其他类型的晶体管，诸如P型金属氧化物半导体晶体管(Pmos)、N型金属氧化物半导体晶体管(Nmos)、低压(LV)Nmos、LV Pmos、高压(HV)Nmos和HV Pmos、低电阻Nmos或Pmos型晶体管的Zmos、双极结型晶体管(BJT)等。HV晶体管/单元可以通过被设计/配置成与LV单元相比能够在其通道两端(例如，在晶体管的漏极节点和源极节点之间)在更高的电压范围内和/或在栅极两端(例如，在其栅极和基体(bulk)或接地节点之间)操作来与LV晶体管/单元区别开来的。与LV设备相比，HV设备可以包括厚栅极氧化区。图1描绘了示例的分裂栅极eCT^TM单元。分裂栅极设备100包括下面有薄氧化物101的选择栅极(SG)。SG可用于控制下面通道102的断开和接通。设备100还包括具有电荷俘获层104的存储器栅极(MG)，该电荷俘获层104用于存储表示数据的电荷。MG可用于控制电荷俘获层104。如上所述，BL、SG、MG和SL的操作可使设备100被编程、擦除和/或读取。

发明概述

根据一些实施例，存储器设备可以包括：(a)目标存储器单元，包括：第一选择栅极、目标存储器栅极和第一源极线，其中，在编程操作期间，第一选择栅极、目标存储器栅极和第一源极线处于编程状态电平，以及(b)邻近存储器单元，包括：第二选择栅极、第一源极线和未连接到目标存储器栅极的邻近存储器栅极。在编程操作期间，邻近选择栅极可处于禁止状态以禁止对邻近单元的编程干扰。