[发明专利]芯片构件及其制造方法

说明书

提供一种芯片构件及其制造方法。所述芯片构件包括：叠层体；以及表面改质部件，设置于所述叠层体的至少一个区域上，且所述表面改质部件被配置成暴露出所述叠层体的表面的至少一部分。在根据示例性实施例的芯片构件中，将表面改质部件设置于叠层体上，且因此可控制外部电极的形状。亦即，表面改质部件设置于叠层体的表面上以使所述叠层体的所述表面改质，且因此可防止因镀覆而造成的外部电极的模糊现象及摊开现象，且因此可轻易控制外部电极的形状。另外，可提供表面改质部件以防止水分渗透至叠层体中，且因此可提高芯片构件的寿命及可靠性。

技术领域

本发明涉及一种芯片构件及其制造方法，且更具体而言涉及一种能够控制外部电极的形状的芯片构件及其制造方法。

背景技术

近年来，随着例如智能电话等可携式电子装置的多功能化，各种频宽得到使用。亦即，在一个智能电话中采用使用例如无线区域网路(wireless LAN)、蓝牙(bluetooth)及全球定位系统(global positioning system，GPS)等不同频宽的多种功能。此外，随着电子装置的高度集成化，有限空间中的内部电路密度增大，且因此，在内部电路之间会不可避免地产生噪声干扰(noise interference)。

为抑制可携式电子装置中具有各种频率的噪声及也对内部电路之间的噪声加以约束，目前使用多个芯片构件。举例而言，目前使用用于分别消除具有彼此不同的频宽的噪声的芯片珠(chip bead)及共模滤波器(common mode filter)等。

此外，为保护电子装置免受例如静电放电(electro-static discharge，ESD)等自外部施加至所述电子装置的高电压影响，需要例如可变电阻器(varistor)及抑制器(suppressor)等静电放电(ESD)保护装置。另外，可将具有彼此不同的特性的至少二或更多个芯片构件叠层并制造成所述芯片构件，以减小由该些芯片构件所占的面积。举例而言，将噪声滤波器及静电放电(ESD)保护装置叠层于一个芯片中以达成所述芯片构件。

在此芯片构件中，外部电极设置于其中设置有预定结构的叠层体(laminate)外部，且与电子装置的内部电路之间的连接是经由所述外部电极而建立。此处，外部电极可通过镀覆制程(plating process)来提供。亦即，芯片构件可焊接及安装于电子装置的印刷电路板(printed circuit board，PCB)基板上，且外部电极是通过镀覆制程来提供以改善焊接特性。

然而，叠层体的表面具有非均匀有阻力状态(non-uniform resistive state)，且当在此状态下执行镀覆制程时镀覆层将出现非均匀生长。亦即，镀覆层将出现模糊现象(blurring phenomenon)，且因此外部电极被设置成非期望形状。

众所周知，为防止此镀覆模糊现象，将以玻璃等来涂布叠层体的表面。亦即，使用玻璃在叠层体的表面上设置涂布层。然而，由于表面涂布层是通过在设置叠层体之后在所述叠层体的表面上涂覆玻璃成分来制成，因此不会获得与叠层体的完全结合性质，且可能出现其中因涂布层的存在而使得叠层体内部的导体不连接至外部电极的局限性。

(现有技术文献)

韩国专利登记第10-0876206号

韩国专利公开案第2002-0045782号

发明内容

技术问题

本发明提供一种其中外部电极的形状得到轻易控制的芯片构件及其制造方法。

本发明提供一种其中通过使表面改质来轻易控制外部电极的形状的芯片构件及其制造方法。

技术解决方案

根据示例性实施例，一种芯片构件包括：叠层体；以及表面改质部件，设置于所述叠层体的至少一个区域上，其中所述表面改质部件被配置成暴露出表面的至少一部分。