[发明专利]上电检查器和用于监视集成电路的正确上电序列的方法

权利要求书

1.一种用于包括第一功率域和第二功率域的集成电路IC的上电检查器POC，其中所述第一功率域利用第一电压，所述第二功率域利用高于所述第一电压的第二电压，所述POC包括：

锁存器电路，包括第一节点和第二节点；

第一触发器电路，耦合到所述第一节点并耦合到与所述第一功率域相关联的第一电压源；

第二触发器电路，耦合到所述第二节点并耦合到与所述第二功率域相关联的第二电压源；以及

缓冲器，耦合到所述第二节点，

其中所述POC被配置为

如果所述第二电压源在所述第一电压源之前爬升，则通过所述缓冲器输出指示不正确的上电序列的第一信号，

如果所述第一电压源在输出所述第一信号之后爬升，则通过所述缓冲器输出指示正确的上电序列的第二信号，以及

如果所述第一电压源随后崩溃，则维持所述第二信号的所述输出，其中，所述第二触发器电路被配置为在所述第一电压源崩溃的情况下隔离所述第二节点上的信号。

2.根据权利要求1所述的POC，其中所述第二触发器电路包括部分由所述第二电压源控制的下拉电路。

3.根据权利要求1所述的POC，其中所述第一触发器电路包括具有耦合到所述第一节点的第一晶体管的电路，

其中所述第一晶体管包括由与所述第二电压源的上升相关联的脉冲信号控制的栅极。

4.根据权利要求3所述的POC，其中所述第一触发器电路还包括耦合在所述第一晶体管的所述栅极与地之间的第二晶体管，所述第二晶体管包括由所述第一电压源控制的栅极，以及

其中所述第二晶体管被配置为当所述第一电压源爬升时，将所述第一晶体管的所述栅极拉到地，从而关断所述第一晶体管并隔离在所述第一节点上的信号。

5.根据权利要求1所述的POC，其中所述POC包括FinFET晶体管。

6.根据权利要求1所述的POC，其中所述第一电压源与核功率域相关联。

7.根据权利要求1所述的POC，其中所述第二电压源与输入/输出I/O功率域相关联。

8.根据权利要求1所述的POC，还包括：

使能电路，被配置为响应于所述第一信号而禁用与所述IC相关联的多个I/O焊盘。

9.根据权利要求1所述的POC，其中所述POC还被配置为在以下情况下输出所述第一信号：所述第二电压源在所述第一电压源崩溃的状态下崩溃并且所述第二电压源在所述第一电压源崩溃的状态下随后爬升。

10.一种用于通过上电检查器POC监视包括第一功率域和第二功率域的集成电路IC的正确上电序列的方法，其中所述第一功率域利用第一电压，所述第二功率域利用高于所述第一电压的第二电压，所述POC包括：锁存器电路，包括第一节点和第二节点；第一触发器电路，耦合到所述第一节点并耦合到与所述第一功率域相关联的第一电压源；第二触发器电路，耦合到所述第二节点并耦合到与所述第二功率域相关联的第二电压源；以及缓冲器，耦合到所述第二节点，

所述方法包括：

通过所述第一触发器电路监视所述第一电压源；

通过所述第二触发器电路监视所述第二电压源；

如果所述第二电压源在所述第一电压源之前上升，则通过所述缓冲器输出指示不正确的上电序列的第一信号，

如果所述第一电压源在所述第一信号的输出之后爬升，则通过所述缓冲器输出指示正确的上电序列的第二信号，以及

如果所述第一电压源随后崩溃，则维持所述第二信号的所述输出，

其中，在所述第一电压源崩溃的情况下通过所述第二触发器电路隔离所述第二节点上的信号。

11.根据权利要求10所述的方法，其中所述第一电压源与处理器核功率域相关联。

12.根据权利要求10所述的方法，其中所述第二电压源与输入/输出I/O功率域相关联。