[发明专利]上电检查器和用于监视集成电路的正确上电序列的方法

说明书

一种基于锁存器的上电检查器(POC)电路，用于缓解片上系统(SoC)集成电路(IC)上的不同功率域(例如，核和输入/输出(I/O))之间不正确的上电序列所引起的潜在问题。在一个示例中，具有第一电压(CX)的核功率域应当在具有第二电压(PX)的I/O功率域之前上电，其中PXCX。如果PX在CX之前爬升，则POC电路产生指示不正确的上电序列的信号，这会导致I/O焊盘被放置在已知状态。在CX随后爬升之后，POC电路返回到无源(LOW)状态。如果在PX仍在上升时，CX随后崩溃，则POC电路将保持LOW直到PX也崩溃。

相关申请的引用

本申请是2016年06月29日提交的美国专利申请No.15/197,589的继续申请，以其整体通过引用并入本文。

技术领域

本发明涉及集成电路(IC)中的功率分配，并且更具体地涉及用于具有多个功率域的片上系统(SoC)IC的上电检查器。

背景技术

片上系统(SoC)集成电路(IC)将电子系统的多个部件(例如，一个或多个处理器核、存储器块、外部输入/输出(I/O)接口以及功率管理电路)集成到一个芯片中。SoC通常包括至少两个不同的功率域，这些功率域以不同的频率和电压范围操作，以用于不同的部件(例如可以利用低于1V的电压的处理器核(CX域)，以及可以利用更高的电压(例如，～2V)的外部I/O焊盘(PX域))。

当SoC最初上电时，可以选择向不同功率域施加功率的顺序以减少SoC中的功耗并确保正确的功能。如果以不正确的顺序向功率域上电(例如，PX在CX之前出现)，则可能会发生严重的漏电甚至通道上的错误通信，这可能导致整个系统崩溃。

为了避免这种后果，使用上电检测器(POC)(也称为上电定序器)来监视不同功率域的上电序列，并在不正确的上电序列的情况下将I/O电路保持在预期状态(例如，三态)。如本文所使用的，“三态”指示I/O驱动器不将其连接的焊盘驱动为HIGH并且不将该焊盘拉为LOW，而是将其置于高阻抗状态的状态，向另一IC上的对应的焊盘指示该焊盘状态未知或不可靠。

逻辑上，POC电路的功能可以利用单个与(AND)门100实现，其具有PX 104和CX的补码106的输入，以及POC输出108，如在图1A中所示。

图1B是示出AND门100的逻辑输入/输出结果的表102。在理想情况下，当PX 104为HIGH且CX为LOW时，POC输出108为HIGH，指示不正确的上电序列。然而，如上所述，在实践中，CX通常具有比PX低得多的电压。因此，CX输入可能无法将实现逻辑AND门100的电路系统的上拉PFET(未示出)完全关断，这可能导致从PX到地的恒定的漏电路径。

为了减少漏电，已经在AND门的实施方式使用具有非常小的阈值电压的原生NFET代替PFET。然而，随着工业从平面CMOS制造工艺转向更小的FinFET(鳍式场效应晶体管)工艺，由于工艺制造的限制，原生NFET可能不可用。

AND实施方式的另一个缺点是在PX和CX都上电后，它缺乏对CX崩溃的支持。当CX域中的核处于空闲状态或被置于省电模式(这是许多移动应用用来降低功耗的特征)时可能会发生CX崩溃。在这种情况下，并不希望AND门在CX下降到LOW(即，图1B中的状态154，其中PX＝1、CX＝0，以及POC＝1))之后输出指示不正确的上电序列的信号，因为在SoC的正常操作期间CX可能会上升并多次崩溃。而且，由于AND门由PX供电，由于电压较高，因此所有器件必须是厚I/O器件。CX的电压可能会进一步降低并最终翻转POC输出，从而导致系统中无意的I/O状态锁定。

附图说明

图1A示出了基于AND电路的上电检查器(POC)电路。

图1B是示出图1A的基于AND电路的POC电路的逻辑输入/输出响应的表。

图2是基于锁存器的POC电路的示意图。