[发明专利]可变精密浮点加法器和减法器

权利要求书

1.一种集成电路，包括：

浮点加法器，其被配置为接收第一数和第二数，每个数具有尾数和指数，其中，所述浮点加法器包括：

减法电路；

归一化电路；

尾数对准电路；

加法电路，其中，所述减法电路、所述归一化电路、所述尾数对准电路和所述加法电路能够在支持第一尾数大小的第一模式下操作，并且还能够在支持与所述第一尾数大小不同的第二尾数大小的第二模式下操作；以及

多路复用器，其被配置为在所述第一模式和所述第二模式中从所述加法电路接收远路径信号并从所述归一化电路接收近路径信号；

其中，所述尾数对准电路包括被配置为将尾数移位移位值以产生移位的尾数的右移位器，

其中，所述尾数对准电路还包括：

被配置为选择性地使所述移位的尾数通过以及选择性地仅输出零位的选通电路；以及

被配置为将所述移位值与最大移位值进行比较以及控制所述选通电路的比较电路，其中，所述比较电路被配置为在所述移位值超过所述最大移位值的情况下选择性地指示所述选通电路仅输出零位，并且在所述移位值等于或小于所述最大移位值的情况下使所述移位的尾数通过。

2.根据权利要求1所述的集成电路，其中，所述尾数对准电路还包括最大移位查找表(LUT)电路，所述最大移位查找表电路被配置为根据所述第一数和所述第二数的尾数的大小输出最大移位值，并且其中，所述比较电路被配置为将所述最大移位值与所述指数的差进行比较。

3.根据权利要求2所述的集成电路，其中，所述最大移位LUT电路被配置为在所述第一模式期间输出第一最大移位值，并且在所述第二模式期间输出与所述第一最大移位值不同的第二最大移位值。

4.根据权利要求1所述的集成电路，其中，所述右移位器包括：

多路复用级链；

第一逻辑或门，其耦合到所述链中的每个多路复用级并被配置为产生第一输出信号；以及

第二逻辑或门，其被配置为从所述链中的最后一个多路复用级接收至少一些最低有效位并被配置为产生第二输出信号，其中，第二输出信号仅在所述第二模式期间选择性地与所述第一输出信号组合。

5.根据权利要求1-4中任一项所述的集成电路，其中，所述加法电路包括：

被配置为输出和的第一求和电路；

被配置为输出增量和的第二求和电路；以及

逻辑或门，其被配置为向所述第二求和电路馈送，并被配置为在所述第一模式期间接收失效的控制信号，并在所述第二模式期间接收生效的控制信号。

6.根据权利要求5所述的集成电路，其中，所述第二求和电路具有接收逻辑“1”的进位输入端口。

7.根据权利要求1-4中任一项所述的集成电路，其中，所述加法电路包括：

被配置为输出和的第一求和电路；以及

被配置为输出增量和的第二求和电路，其中，所述第二求和电路包括：

第一求和段；

第二求和段；以及

多路复用电路，其被配置为从所述第二求和段接收进位输出信号，并选择性地将所述进位输出信号和粘接位中所选择的一个路由到所述第一求和段的进位输入端口。