[发明专利]三维3D集成电路IC 3DIC中的过程变化功率控制

说明书

公开用于三维集成电路3DIC中过程变化功率控制的系统和方法。在示范性方面中，将至少一个过程变化传感器(324、326)放置于3DIC(300)的每一层(302)中。所述过程变化传感器向决策逻辑(328)报告关于所述相应层内元件的速度特性的信息。所述决策逻辑经编程以根据所述相应层中逻辑路径段(310、320)的相对重要性来对来自所述过程变化传感器的输出加权。组合所述经加权输出以生成发送到功率管理单元PMU的功率控制信号。通过对所述逻辑路径段的所述重要性加权，所述PMU可生成折衷电压，其对于所述各个层中的所有所述元件“足够好”以提供可接受的性能。

优先权申请案

本申请案要求2016年9月14日申请的标题为“三维(3D)集成电路(IC)(3DIC)中的过程变化功率控制(PROCESS VARIATION POWER CONTROL IN THREE-DIMENSIONAL(3D)INTEGRATED CIRCUITS(ICs)(3DICs))”的美国专利申请案第15/264,983号的优先权，所述美国专利申请案的内容以全文引用的方式并入本文中。

技术领域

本公开的技术大体上涉及功率控制，且更具体地说，涉及三维(3D)集成电路(IC)(3DIC)中的功率控制。

背景技术

计算装置已在现代社会中变得普遍。计算装置的数量的增加部分归因于真正的便携式或移动计算装置的出现。虽然此类移动计算装置开始是相对笨重且庞大的装置，其相对快速地耗尽电池，但是增加的小型化和节能技术已使当前装置成为具有广泛功能和通常足够的电池寿命的强大多媒体装置。

虽然最近有一种趋势是增大移动计算装置中的一些移动计算装置的大小，特别是在智能手机和平板电脑类别中，但是此类大小增大伴随着对增加的计算能力和更好的电池寿命的期望。因此，继续存在使移动计算装置内的电路小型化的压力。二维(2D)集成电路(IC)(2DIC)正在接近看似材料行为方面的硬物理限制以及阻止进一步小型化的制造过程的限制。鉴于这些限制，小型化的压力仍然有增无减。因此，电路设计器经采用了三维(3D)IC(3DIC)。

虽然IC制造是相对成熟的工业，但是此类制造过程不能保证根据相同过程制造的半导体材料具有完全相同的特性。也就是说，大多数半导体材料可能在制造过程中经历过程变化。此类过程变化可能导致典型(T)、快(F)或慢(S)的半导体材料。对于单个半导体材料内的不同类型的元件，此类变化可以是不同的。举例来说，N型金属氧化物半导体(MOS)(NMOS)场效应晶体管(FET)可能是快的，而P型MOS(PMOS)FET可能是慢的。在2D上下文中，单个IC上的装置之间的变化是相对均匀的，并且已经提出了用于2DIC的各种补偿方案(通常改变供应电压)。然而，在3DIC上下文中，3DIC的不同层可具有不同过程变化。对不同层具有不同的补偿要求对电路设计器施加额外的功率控制负担，包含电压升高或电压降低等。在一些情况下，额外的功率控制负担使得某些层在某些3DIC架构中不可用。此类不可用的层可能被丢弃，这增加了制造成本。因此，设计器将了解用于3DIC中的功率控制的更多选项以补偿过程变化。

发明内容

详细描述中所公开方面包含用于三维(3D)集成电路(IC)(3DIC)中的过程变化功率控制的系统和方法。在示范性方面中，将至少一个过程变化传感器放置于3DIC的每一层中。所述过程变化传感器向决策逻辑报告关于所述相应层内元件的速度特性的信息。所述决策逻辑经编程以根据所述相应层中逻辑路径段的相对重要性来对来自所述过程变化传感器的输出加权。组合所述经加权输出以生成发送到功率管理单元(PMU)的功率控制信号。通过对所述逻辑路径段的所述重要性加权，所述PMU可生成折衷电压，其对于所述各个层中的所有所述元件“足够好”以提供可接受的性能。以此方式，相对于最低可接受功率电平优化性能，从而产生对性能权衡的最佳功率。