[发明专利]带有背侧本体接触部的深沟槽有源器件

说明书

一种集成电路可以包括具有栅极指状件的栅极。集成电路还可以包括本体，其具有与栅极的栅极指状件互锁的半导体柱。集成电路还可以包括被耦合到本体的(多个)背侧接触部。集成电路还可以包括背侧金属化物。背侧金属化物可以通过(多个)背侧接触部被耦合到本体。

技术领域

本公开一般涉及集成电路(IC)。更具体地，本公开涉及具有背侧本体接触部的深沟槽有源器件。

背景技术

由于成本和功耗考虑，包括高性能双工器的移动射频(RF)芯片设计(例如，移动RF收发器)已经迁移到深亚微米工艺节点。这种移动RF收发器的设计在该深亚微米工艺节点变得复杂。这些移动RF收发器的设计复杂性通过增加电路功能来进一步复杂化，以支持诸如载波聚合的通信增强。移动RF收发器的进一步设计挑战包括模拟/RF性能考虑因素，诸如不匹配、噪声和其他性能因素。这些移动RF收发器的设计包括使用附加的无源器件，例如，用于抑制谐振，和/或执行滤波、旁路和耦合。

这些移动RF收发器的设计可以包括使用绝缘体上硅(SOI)技术。SOI技术用分层的硅-绝缘体-硅衬底取代传统的硅衬底，以减少寄生器件电容并改进性能。基于SOI的器件不同于传统的硅制器件，因为硅结(silicon junction)位于电隔离体(通常是埋置氧化物(BOX)层)的上方。然而，厚度减小的BOX层可能不足以减小由硅层上的有源器件和支撑BOX层的衬底的邻近引起的寄生电容。

遗憾的是，使用SOI技术制造的晶体管通常经受浮体效应，其中晶体管的本体对绝缘衬底形成电容器。在该布置中，在电容器上累积的电荷引起不利影响，诸如结构中的寄生晶体管和截止状态泄漏，以及晶体管的阈值电压对其先前状态的依赖性。浮体效应在模拟器件中尤为突出，其中浮体效应会阻止阈值电压控制和本体充电控制。本体接触部可以用于防止浮体效应。遗憾的是，使用本体接触部导致面积损失(area penalty)。

发明内容

集成电路可以包括具有栅极指状件(gate finger)的栅极。集成电路还可以包括本体，其具有与栅极的栅极指状件互锁的半导体柱。集成电路还可以包括被耦合到本体的(多个)背侧接触部。集成电路可以进一步包括背侧金属化物。背侧金属化物可以通过(多个)背侧接触部而被耦合到本体。

构造集成电路的方法可以包括在隔离层内刻蚀半导体层，以形成包括半导体柱的本体。方法还可以包括在隔离层的前侧表面上以及在半导体柱的表面上沉积电介质材料层。方法还可以包括在电介质材料层上以及在分离半导体柱的沟槽中沉积半导体材料，以形成包括栅极指状件的栅极，栅极指状件与半导体柱互锁。方法还可以包括将处理衬底接合到在隔离层的前侧表面上的前侧电介质层。方法还可以包括在支撑隔离层的背侧表面的背侧电介质层中制造背侧金属化物。背侧金属化物可以通过(多个)背侧接触部而被耦合到本体。

集成电路可以包括具有栅极指状件的栅极。集成电路还可以包括本体，其具有与栅极的栅极指状件互锁的半导体柱。集成电路还可以包括被耦合到本体的(多个)背侧接触部。集成电路还可以包括用于通过(多个)背侧接触部联结(tie)本体的部件。

射频(RF)前端模块可以包括集成RF电路。集成RF电路可以包括深沟槽开关晶体管，其具有包括栅极指状件的栅极。集成RF电路还可以包括本体，其具有与栅极指状件互锁的半导体柱。集成RF电路还可以包括：被耦合到本体的(多个)背侧接触部、以及通过(多个)背侧接触部而被耦合到本体的背侧金属化物。RF前端模块还可以包括被耦合到开关晶体管的输出的天线。

这已经相当广泛地概述了本公开的特征和技术优点，以便可以更好地理解随后的详细描述。下文将描述本公开的附加特征和优点。本领域技术人员应该理解，本公开可以容易地用作修改或设计用于实现本公开的相同目的的其他结构的基础。本领域技术人员还应该理解，这种等效构造不脱离在随附的权利要求中所阐述的本公开的教导。当结合附图考虑时，从以下描述将更好地理解被认为是本公开的特性的、关于其组织和操作方法的新颖特征以及其他目的和优点。然而，应该清楚地理解，提供每个附图仅出于说明和描述的目的，并不旨在作为本公开的限制的限定。