[发明专利]基于较低功率高速译码的对于存储器的动态跟踪

权利要求书

1.一种存储器，包括：

存储器阵列，具有多个存储器单元；

地址译码器，被配置为使字线生效以启用所述存储器单元；以及

跟踪电路，被配置为根据去往所述多个存储器单元中的存储器单元行中的被访问的存储器单元的路径长度来改变使所述字线生效的持续时间，所述跟踪电路包括可变延迟电路，所述可变延迟电路被配置为根据所述多个存储器单元中的正被访问的所述存储器单元来改变跟踪信号的延迟，并且其中所述跟踪电路还被配置为根据延迟的所述跟踪信号来改变使所述字线生效的所述持续时间，并且所述可变延迟电路包括：传输线，所述传输线被配置为接收所述跟踪信号；多个虚设负载，所述多个虚设负载沿着所述传输线间隔开；以及旁路电路，所述旁路电路被配置为输出延迟的所述跟踪信号，所述旁路电路根据所述多个存储器单元中的所访问的所述存储器单元而可切换，以旁路所述多个虚设负载中的一个或多个虚设负载。

2.根据权利要求1所述的存储器，其中所述多个虚设负载中的每个虚设负载包括晶体管。

3.根据权利要求1所述的存储器，其中所述旁路电路包括多个旁路开关，所述多个旁路开关中的每个旁路开关被配置为旁路不同数目的虚设负载，并且其中所述旁路开关根据所述多个存储器单元中的所选择的所述存储器单元来旁路所述虚设负载。

4.根据权利要求3所述的存储器，其中所述旁路电路还包括多个逻辑电路，所述多个逻辑电路中的每个逻辑电路与所述多个旁路开关中的对应旁路开关串联耦合。

5.一种地址译码器，包括：

字线生效电路，被配置为使字线生效以启用多个存储器单元；以及

跟踪电路，耦合到所述字线生效电路，并且被配置为根据去往所述多个存储器单元中的存储器单元行中的被访问的存储器单元的路径长度来改变使所述字线生效的持续时间，跟踪电路包括可变延迟电路，所述可变延迟电路被配置为根据所述多个存储器单元中的所述存储器单元被访问来改变跟踪信号的延迟，并且其中所述跟踪电路还被配置为根据延迟的所述跟踪信号来改变使所述字线生效的所述持续时间，所述可变延迟电路包括：传输线，所述传输线被配置为接收所述跟踪信号；多个虚设负载，所述多个虚设负载沿着所述传输线间隔开；以及旁路电路，所述旁路电路被配置为输出延迟的所述跟踪信号，所述旁路电路根据所述多个存储器单元中的所访问的所述存储器单元而可切换，以旁路所述多个虚设负载中的一个或多个虚设负载。

6.根据权利要求5所述的地址译码器，其中所述多个虚设负载中的每个虚设负载包括晶体管。

7.根据权利要求5所述的地址译码器，其中所述旁路电路包括多个旁路开关，所述多个旁路开关中的每个旁路开关被配置为旁路不同数目的虚设负载，并且其中所述旁路开关根据所述多个存储器单元中的所选择的所述存储器单元来旁路所述虚设负载。

8.根据权利要求7所述的地址译码器，其中所述旁路电路还包括多个逻辑电路，所述多个逻辑电路中的每个逻辑电路与所述多个旁路开关中的对应旁路开关串联耦合。

9.一种处理系统，包括：

至少一个处理器；

存储器阵列，耦合到所述至少一个处理器，所述存储器阵列具有多个存储器单元；

地址译码器，被配置为使字线生效以启用所述存储器单元；以及跟踪电路，被配置为根据去往所述多个存储器单元中的存储器单元行中的被访问的存储器单元的路径长度来改变使所述字线生效的持续时间，所述跟踪电路包括可变延迟电路，所述可变延迟电路被配置为根据所述多个存储器单元中的正被访问的所述存储器单元来改变跟踪信号的延迟，并且其中所述跟踪电路还被配置为根据延迟的所述跟踪信号来改变使所述字线生效的所述持续时间，所述可变延迟电路包括：传输线，所述传输线被配置为接收所述跟踪信号；多个虚设负载，所述多个虚设负载沿着所述传输线间隔开；以及旁路电路，所述旁路电路被配置为输出延迟的所述跟踪信号，所述旁路电路根据所述多个存储器单元中的所访问的所述存储器单元而可切换，以旁路所述多个虚设负载中的一个或多个虚设负载。