[发明专利]基于较低功率高速译码的对于存储器的动态跟踪

说明书

公开了一种存储器。该存储器包括具有多个存储器单元的存储器阵列。该存储器还包括地址译码器，地址译码器被配置为使字线生效以启用存储器单元。另外，该存储器包括跟踪电路，跟踪电路被配置为根据存储器单元中的哪个存储器单元被访问来改变使字线生效的持续时间。还公开了一种方法。该方法包括：使字线生效以启用存储器单元，以及根据多个存储器单元中的哪个存储器单元被访问来改变使字线生效的持续时间。

相关申请的交叉引用

本申请要求2016年9月7日提交的题为“LOWER POWER HIGH SPEED DECODINGBASED DYNAMIC TRACKING FOR MEMORIES”的美国专利申请No.15/258,964的权益，该申请以其整体通过引用明确地被并入。

技术领域

本公开一般地涉及存储器系统，并且更特别地涉及对于存储器的动态跟踪。

背景技术

编译器存储器跟踪可以模仿存储器阵列中的关键路径访问时间。这种编译器存储器跟踪可能是一种保守的跟踪方案，因为跟踪的是最坏的情况，例如最长的路径。利用这种编译器存储器跟踪，尽管针对最坏情况的读取裕度和写入裕度被跟踪，但是只有具有最长路径的行可能要求最坏情况裕度。因此，利用这种编译器存储器跟踪，在访问除了具有最长路径的行之外的行时，可能提供了不必要的裕度。另外，这种编译器存储器跟踪方案可能比所必需的消耗更多功率，因为当访问其他行(例如，具有较短路径的行)时，位线和感测放大器输入可能比所必需的更多地放电。因此，在下一次存储器访问之前，位线和感测放大器可能需要更多的功率以恢复位线和感测放大器。

发明内容

下文提出一个或多个方面的简化概述，以便提供对这些方面的基本理解。该概述不是对所有设想到的方面的广泛综述，并且既不旨在标识所有方面的关键或重要元素，也不旨在界定任何方面或所有方面的范围。该概述的唯一目的是以简化形式提出一个或多个方面的一些概念，作为稍后提出的更详细描述的序言。

在本公开的一方面，提供了一种方法和一种装置。该装置可以是一种存储器。该存储器包括具有多个存储器单元的存储器阵列。另外，该存储器包括地址译码器，地址译码器被配置为使字线生效以启用存储器单元。该存储器还包括跟踪电路。跟踪电路被配置为根据多个存储器单元中的哪个存储器单元被访问来改变生效的字线的持续时间。

该装置可以是一种地址译码器。该地址译码器包括字线生效电路，字线生效电路被配置为使字线生效以启用存储器单元。该地址译码器包括跟踪电路。跟踪电路耦合到字线生效电路，并且被配置为根据多个存储器单元中的哪个存储器单元被访问来改变生效的字线的持续时间。

该装置可以是一种处理系统。该处理系统可以包括至少一个处理器。另外，该处理系统还可以包括耦合到至少一个处理器的存储器阵列。存储器阵列可以具有多个存储器单元。该处理系统还包括地址译码器，地址译码器被配置为使字线生效以启用存储器单元。另外，该处理系统包括跟踪电路，跟踪电路被配置为根据多个存储器单元中的哪个单元被访问来改变生效的字线的持续时间。

该方法可以由存储器执行。该方法包括：使字线生效以启用存储器单元。另外，该方法包括：根据多个存储器单元中的哪个单元被访问来改变生效的字线的持续时间。

为了完成前述和相关目的，一个或多个方面包括在后文中充分描述并且在权利要求中特别指出的特征。以下描述和附图详细阐述了一个或多个方面的某些说明性特征。然而，这些特征仅指示可以采用各个方面的原理的各种方式中的几种，并且该描述旨在包括所有这样的方面及其等同物。

附图说明

图1是图示了处理系统的示例的概念框图；

图2是SRAM的示例性实施例的功能框图；

图3是用于SRAM的存储器单元的示例性实施例的示意图；

图4是图示了示例存储器跟踪系统的框图；