[发明专利]用于碳掺杂含硅膜的组合物以及使用所述组合物的方法

说明书

本文公开了一种组合物和在电子器件的制造中使用该组合物的方法。公开了用于沉积低介电常数(<4.0)和高氧灰化抗性的含硅膜(例如但不限于碳掺杂氧化硅)的化合物、组合物和方法。

相关申请的交叉引用

本申请要求于2017年7月19日提交的美国申请No 15/654,426和2016年7月27日提交的美国临时申请No.62/367,260的优先权。该美国申请No 15/654,426和美国临时申请No.62/367,260的公开内容在此通过引用并入本文。

本公开的主题与2016年2月4日提交的专利合作条约申请No.PCT/US2016/016514相关。申请No.PCT/US2016/016514的公开内容通过引用并入本文。

背景技术

本文描述的是用于制造电子器件的组合物和方法。更具体地，本文描述的是用于沉积低介电常数(<4.0)和高氧灰化抗性的含硅膜的化合物及包含所述化合物的组合物和方法，所述含硅膜例如是但不限于碳掺杂氧化硅膜、碳掺杂氮化硅膜、碳掺杂氮氧化硅膜。

本领域需要提供用于沉积用于电子行业中的某些应用的高碳含量(例如，通过X射线光电子能谱(XPS)测量的约10原子％或更大的碳含量)掺杂的含硅膜的组合物和使用所述组合物的方法。

美国专利No.8,575,033描述了在衬底表面上沉积碳化硅膜的方法。所述方法包括使用气相碳硅烷前体，并且可以采用等离子体增强原子层沉积工艺。

美国公开No.2013/022496教导了通过原子层沉积(ALD)在半导体衬底上形成具有Si-C键的介电膜的方法，包括：(i)在衬底的表面上吸附前体；(ii)使吸附的前体与反应物气体在表面上反应；和(iii)重复步骤(i)和(ii)以在衬底上形成具有至少Si-C键的介电膜。

PCT申请No.WO14134476A1描述了用于沉积包含SiCN和SIOCN的膜的方法。某些方法包括将衬底表面暴露于第一和第二前体，第一前体具有式(X_yH_3-ySi)_zCH_4-z、(X_yH_3-ySi)(CH₂)(SiX_pH_2-p)(CH₂)(SiX_yH_3-y)或(X_yH_3-ySi)(CH₂)_n(SiX_yH_3-y)，其中X是卤素，y具有1和3之间的值，z具有1和3之间的值，p具有0和2之间的值，并且n具有2和5之间的值，并且第二前体包含还原性胺。某些方法还包括将衬底表面暴露于氧源以提供包含碳掺杂氧化硅的膜。

Hirose,Y.，Mizuno,K.，Mizuno,N.，Okubo,S.，Okubo,S.，Yanagida,K.和Yanagita,K.(2014)“method of manufacturing semiconductor device,substrateprocessing apparatus,and recording medium”美国申请No.2014287596A描述了一种制造半导体装置的方法，其包括通过执行预定次数的循环在衬底上形成包含硅、氧和碳的膜，该循环包括：向衬底提供含有硅、碳和卤素元素和具有Si-C键的前体气体，以及第一催化气体；和向衬底提供氧化气体和第二催化气体。