[发明专利]用于具有紧凑指令编码的指令的处理器、方法、系统和指令转换模块

权利要求书

1.一种处理器，包括：

解码单元，其用于解码：

具有至少第一上下文的先前指令；以及

后续指令，其以原始程序顺序在先前指令之后，解码单元用于使用先前指令的第一上下文来确定用于后续指令的第二上下文；以及

执行单元，其与解码单元耦合，执行单元用于至少部分地基于第二上下文来执行后续指令。

2.如权利要求1所述的处理器，其中第一上下文包括先前指令的寄存器，并且其中解码单元用于隐含地重用先前指令的寄存器以用于后续指令。

3.如权利要求2所述的处理器，其中第一上下文包括先前指令的目的地寄存器，其由先前指令指定，并且其中解码单元用于隐含地将先前指令的目的地寄存器重用作为用于后续指令的源寄存器。

4.如权利要求2所述的处理器，其中寄存器能够是用于先前和后续指令的多个寄存器中的任何一个寄存器，并且其中先前和后续指令各自能够是多个不同类型的指令中的任何一个。

5.如权利要求1所述的处理器，其中第一上下文包括先前指令的寄存器，其中后续指令用于指定值，并且其中解码单元用于至少部分地基于先前指令的寄存器来使用所述值来确定用于后续指令的第二不同寄存器。

6.如权利要求5所述的处理器，其中解码单元用于隐含地应用相对于先前指令的寄存器的值，以确定用于后续指令的第二不同寄存器。

7.如权利要求5所述的处理器，其中解码单元用于隐含地应用相对于多个不同寄存器子集的寄存器子集的值，以确定用于后续指令的第二不同的寄存器，所述寄存器子集包括先前指令的寄存器。

8.如权利要求7所述的处理器，其中解码单元用于隐含地应用相对于寄存器子集的第一寄存器、寄存器子集的最后寄存器和寄存器子集的中心寄存器中的一个的值。

9.如权利要求1所述的处理器，其中第一上下文包括操作上下文，并且其中解码单元用于隐含地重用先前指令的操作上下文以用于后续指令。

10.如权利要求9所述的处理器，其中操作上下文包括存储器地址上下文，并且其中解码单元用于隐含地重用先前指令的存储器地址上下文以用于后续指令。

11.如权利要求10所述的处理器，其中存储器地址上下文包括存储器地址确定信息，所述存储器地址确定信息是以下各项中的至少一项：比例因子、索引寄存器的寄存器标识符、基址寄存器的寄存器标识符和段寄存器的寄存器标识符。

12.如权利要求10所述的处理器，其中存储器地址上下文包括用于允许与后续指令相关联的存储器访问被重新排序的信息。

13.如权利要求9所述的处理器，其中操作上下文包括数据元素的大小。

14.如权利要求1所述的处理器，其中基于在后续指令的编码中指定的一个或多个比特从第一上下文导出第二上下文。

15.如权利要求1至14中的任一项所述的处理器，其中解码单元用于在解码先前指令时保留第一上下文，并在解码后续指令时使用保留的第一上下文。

16.如权利要求1至14中的任一项所述的处理器，进一步包括指令翻译单元，所述指令翻译单元用于将源指令集的指令翻译成后续指令，所述后续指令是不同的目标指令集的指令。

17.一种由处理器执行的方法，包括：

解码具有至少第一上下文的先前指令；以及

解码后续指令，包括使用先前指令的第一上下文来确定用于后续指令的第二上下文，所述后续指令以原始程序顺序在先前指令之后。