[发明专利]树脂组合物、半导体用配线层层叠体和半导体装置

说明书

本发明的一个方面涉及一种树脂组合物，其含有固化性树脂和固化剂，其被用于形成与铜配线接触的配线层间绝缘层。

技术领域

本发明涉及树脂组合物、半导体用配线层层叠体和半导体装置。

背景技术

以半导体封装的高密度化和高性能化为目的，提出了将不同性能的芯片混载于一个封装中的组装形态。在这种情况下，成本方面优良且芯片间的高密度互连技术变得重要(例如参照专利文献1)。

在非专利文献1和非专利文献2中，记载了通过用倒装片组装技术在封装上层叠不同的封装而连接的堆叠封装(PoP：Package on Package)的形态。该PoP是被广泛用于智能手机、平板电脑终端等的形态。

作为用于高密度地组装多个芯片的其它形态，提出了使用了具有高密度配线的有机基板的封装技术、具有穿塑孔(TMV：Through Mold Via)的扇出型晶圆级封装技术(FO-WLP：Fan Out-Wafer Level Package)、使用了硅或玻璃插入器的封装技术、使用了硅贯通电极(TSV：Through Silicon Via)的封装技术、将埋入基板里的芯片用于芯片间传送的封装技术等。

特别是在半导体用配线层和FO-WLP上搭载各半导体芯片的情况下，需要有使该半导体芯片彼此之间高密度地导通的微细的配线层(例如参照专利文献2)。

现有技术文献

专利文献

专利文献1：日本特表2012-529770号公报

专利文献2：美国专利申请公开第2011/0221071号说明书

非专利文献

非专利文献1：Jinseong Kim et al.，Application of Through Mold Via(TMV)as PoP Base Package，Electronic Components and Technology Conference(ECTC)，p.1089-1092(2008)

非专利文献2：S.W.Yoon et al.，Advanced Low Profile PoP Solution withEmbedded Wafer Level PoP(eWLB-PoP)Technology，ECTC，p.1250-1254(2012)

发明内容

发明所要解决的课题

在堆叠基板、晶圆级封装(WLP)、扇出型的PoP的底部封装等中有时使用用于搭载多个半导体芯片的配线层(半导体用配线层)。例如，在该配线层内配置具有5μm以下的线宽和间隔宽度的微细的配线的情况下，该配线使用挖槽法来形成。挖槽法是指在用激光等在有机绝缘层的表面形成的槽(沟)内，通过镀覆法等形成作为配线的金属层的方法。因此，在有机绝缘层上形成的配线的形状是沿着沟的形状。

使用挖槽法在配线层内形成微细的配线时，为了实现低成本化并且抑制配线电阻的上升，有可能使用例如具有高导电性的铜。在形成了铜配线的情况下，铜有可能向有机绝缘层内扩散。在这种情况下，铜配线彼此之间有可能因扩散的铜而短路，在配线层的绝缘可靠性方面存在问题。

本发明的目的是提供一种具有良好的绝缘可靠性的配线层间绝缘层和半导体装置、以及能够适宜地形成该配线层间绝缘层的树脂组合物。

用于解决课题的手段

本发明的一个方面涉及一种树脂组合物，其含有固化性树脂和固化剂，其被用于形成与铜配线接触的配线层间绝缘层。由该树脂组合物形成的配线层间绝缘层介于相邻的铜配线之间时，可以抑制来自铜配线的铜向配线层层叠体扩散。因此，因扩散的铜而引起的铜配线彼此之间的短路得到了抑制，其结果是，能够大幅提高配线层层叠体的绝缘可靠性。