[发明专利]运算处理电路和识别系统

权利要求书

1.一种运算处理电路，包括：

二维移位寄存器，包括设置在第一方向上的多个移位寄存器，所述多个移位寄存器在与所述第一方向垂直相交的第二方向上排列并依次连接；

多个选择器，所述多个选择器从所述二维移位寄存器中保存的数据中依次选择至少部分彼此不同的预定二维区域中的数据；

系数存储器，所述系数存储器存储与所述二维移位寄存器中保存的数据相对应的系数数据；

多个二维卷积运算电路，所述多个二维卷积运算电路对应于所述多个选择器设置，并且被配置为将由所述选择器选择的数据与存储在所述系数存储器中的系数数据相乘，并且累加相乘的结果，以并行计算所述二维区域中的二维卷积运算结果；以及

多个加法器电路，所述多个加法器电路对应于所述多个二维卷积运算电路设置，并且被配置为在信道方向上将所述多个二维卷积运算电路的运算结果相加，以输出三维卷积运算结果。

2.根据权利要求1所述的运算处理电路，其中，

所述系数存储器存储多种类型的系数数据，并且

所述多个二维卷积运算电路中的每一个连续地执行由所述多个选择器选择的数据和多种类型的所述系数数据的二维卷积运算，而不替换保存在所述二维移位寄存器中的数据。

3.根据权利要求1所述的运算处理电路，其中，

所述系数存储器存储多种类型的系数数据，并且

所述多个二维卷积运算电路中的每一个并行地对多种类型的所述系数数据执行二维卷积运算。

4.根据权利要求1所述的运算处理电路，其中，

所述多个二维卷积运算电路中的每一个还对所述二维移位寄存器中保存的数据中的彼此不同的二维区域中的数据并行执行二维卷积运算。

5.根据权利要求1所述的运算处理电路，还包括：

二维卷积运算结果保存单元，所述二维卷积运算结果保存单元保存所述多个二维卷积运算电路的运算结果，其中，

所述多个加法器电路在信道方向上将所述多个二维卷积运算电路的运算结果和保存在所述二维卷积运算结果保存单元中的运算结果相加。

6.根据权利要求1所述的运算处理电路，其中，

所述多个加法器电路在信道方向上并行地将所述多个二维卷积运算电路的运算结果相加，以输出三维卷积运算结果。

7.根据权利要求1所述的运算处理电路，还包括：

激活处理电路，所述激活处理电路将预定激活处理应用于从所述多个加法器电路输出的所述三维卷积运算结果。

8.根据权利要求1所述的运算处理电路，还包括：

池化处理电路，所述池化处理电路将池化处理应用于从所述多个加法器电路输出的所述三维卷积运算结果。

9.根据权利要求8所述的运算处理电路，其中，

所述池化处理包括生成所述三维卷积运算结果中多个值的总和、平均值或最大值中的至少一个的池化值的处理。

10.根据权利要求8所述的运算处理电路，其中，

所述二维移位寄存器保存等于或大于(m×k_w+p_w-1)+1)×((k_h+p_h-1)+1)条数据，

所述多个二维卷积运算电路包括执行乘法的(m×p_w×p_h)个乘法器和执行累加的(m×p_w×p_h)个累加器，以并行执行(p_w×p_h)二维区域的(k_w×k_h)大小的二维卷积运算，并且

所述池化处理电路使用(m×p_w×p_h)三维卷积运算结果，作为输入数据，以生成m个池化值，m是等于或大于1的整数，k_w、k_h、p_w和p_h是等于或大于2的整数。