[发明专利]运算处理电路和识别系统

说明书

本发明的目的是执行适合于卷积神经网络中卷积运算的并行处理。多个选择器中的每一个从保留在二维移位寄存器中的数据中依次选择至少部分不同的指定二维区域中的数据。多个二维卷积运算电路中的每一个累积由相应选择器选择的数据与存储在系数存储器中的系数数据相乘的结果，并且相互并行地计算二维区域中的二维卷积运算结果。多个加法器中的每一个在信道方向上将由二维卷积运算电路执行的每一个运算的结果相加，并输出与三维卷积运算结果相同的结果。

技术领域

本技术涉及一种运算处理电路。具体地，本技术涉及一种执行卷积运算的运算处理电路和一种使用运算处理电路来识别数据的识别系统。

背景技术

卷积神经网络(CNN)作为包括多个分级连接的处理层的一个神经网络引起了人们的关注。卷积神经网络包括：卷积层，用于使用多个核来执行卷积；池化层，具有用于提取的二次采样功能；以及完全连接层，设置在接近输出层的层中，用于根据输出充当分类器。提出了一种使多个运算单元并行运算的设备，以高速在卷积神经网络中执行卷积运算。例如，提出了一种设备，其中，多个乘积和运算单元并行执行沿列方向移位的位置的卷积运算(例如，参见PTL 1)。此外，提出了一种设备，其中，连接两个脉动阵列，以在彼此不同的位置处并行执行数据的卷积运算处理(例如，参见PTL 2)。

[引文列表]

[专利文献]

[PTL 1]

日本专利公开号2010-134697

[PTL 2]

日本专利公开号2015-210709

发明内容

[技术问题]

在传统技术中，并行执行多个卷积运算，以提高卷积神经网络中运算处理的速度。然而，当并行运算的目标仅局限于列方向或仅局限于彼此不同的位置时，可能难以确保足够的并行性。

鉴于这种情况，已经提出了本技术，并且本技术的目的是执行适合于卷积神经网络中卷积运算的并行处理。

[问题的解决方案]

已构成本技术以解决这些问题，并且本技术的第一方面提供了一种运算处理电路，包括：二维移位寄存器，包括设置在第一方向上的多个移位寄存器，这些移位寄存器在与第一方向垂直相交的第二方向上排列并依次连接；多个选择器，其从二维移位寄存器中保存的数据中依次选择至少部分彼此不同的预定二维区域中的数据；系数存储器，其存储与二维移位寄存器中保存的数据相对应的系数数据；多个二维卷积运算电路，其对应于所述多个选择器设置，并且被配置为将由选择器选择的数据与存储在系数存储器中的系数数据相乘，并且累加相乘的结果，以并行计算二维区域中的二维卷积运算结果；以及多个加法器电路，其对应于所述多个二维卷积运算电路设置，并且被配置为在信道方向上将所述多个二维卷积运算电路的运算结果相加，以输出三维卷积运算结果。这具有以下效果：通过多个选择器将数据从二维移位寄存器同时提供给多个二维卷积运算电路，以并行计算二维卷积运算结果。

此外，在第一方面，所述系数存储器可以存储多种类型的系数数据，并且所述多个二维卷积运算电路中的每一个可以连续地执行由多个选择器选择的数据和多种类型的系数数据的二维卷积运算，而不替换保存在二维移位寄存器中的数据。这具有以下效果：二维移位寄存器连续执行新系数的卷积运算，而不移入新数据，并且移入运算的数量减少。

此外，在第一方面，所述系数存储器可以存储多种类型的系数数据，并且所述多个二维卷积运算电路中的每一个可以并行地对多种类型的系数数据执行二维卷积运算。这具有以下效果：同时执行不同类型系数的卷积运算，以提高并行度。