[发明专利]在金属基材上沉积锡层的方法和使用所述方法包含镍/磷合金底层和所述锡层的结构的用途

说明书

为了实现在很大程度上不含压力诱导的晶须的锡沉积，提议在金属基材上沉积锡层的方法，其中所述方法包括：(a)提供所述金属基材；(b)在所述金属基材的至少一个表面上沉积镍/磷合金底层；和(c)通过沉积所述锡层，包括使用脉冲电镀方法，在所述镍/磷合金底层上沉积所述锡层。

发明领域

本发明涉及在金属基材上(特别是，在铜或铜合金基材上)沉积锡层，同时防止压力诱导的晶须形成。这样的锡层用于制造电子设备中的电子电路，更特别是电连接器和集成电路引线框。

发明背景

在电子设备中，电子电路的导体线和接触元件诸如滑动和触点弓，通常最终涂布有通常由金属制成的耐腐蚀/耐氧化涂层。导体线通常由铜制成，接触元件通常由铜、黄铜或其他铜合金(诸如铜/镍/锡)制成。这些最终的涂层防止基础金属氧化，以维持可焊性和保持其低耐电接触，尤其是对于电连接器应用。此外，需要最终的涂层在电连接器应用(例如，通过冲压加工电镀材料形成的阳端子和阴端子的接合)中呈现降低的插入力。最终的涂层通常由锡或锡合金组成。以前，锡/铅合金已用作锡合金。然而，由于环境要求，已停止使用铅。因此，在这样的应用中，纯锡通常用作耐腐蚀/耐氧化层。

已证实纯锡经历晶须形成，尤其是压力诱导的晶须形成是有问题的。晶须由从锡表面突出的锡金属的伸长结构组成。由于在相邻的导体线之间或在相邻的接触元件之间产生短路，并且由于表面粗糙度增加导致产生提高的滑动阻力，它们在电子设备中可能呈现问题。尤其是在电连接器应用中发现压力诱导的晶须形成，其中将阳端子和阴端子元件压在一起，该压力引起形成晶须。已进行大量的努力来克服纯锡层的这些缺点，特别是对于腐蚀诱导的锡晶须或通过形成金属间化合物诱导的晶须。然而，压力诱导的晶须没有得到与其他类型的晶须一样多的关注。

例如，EP 2 759 622 A1描述了用于电子组件的金属材料，其具有低晶须成形性和高耐久性。金属材料包含基础材料，诸如铜或铜合金；由锡、铟或它们的合金形成的表面层；在基础材料和表面层之间提供的中间层，该中间层由银、金、铂、钯、钌、铑、锇、铱或它们的合金形成；以及任选在基础材料和中间层之间提供的底层，该底层由一种或两种选自镍、铬、锰、铁、钴和铜的金属形成。

US 6,361,823 B1描述了用于在铜或铜合金表面上水性无电镀锡的方法。该方法维持可焊性并抑制锡晶须生长。其包括在铜或铜合金表面上浸镀纯锡，以及浸镀至少两种选自以下的金属的合金：锡、银、铋、铜、镍、铅、锌、铟、钯、铂、金、镉、钌和钴，更特别是锡/铅合金、锡/铟合金、锡/铋合金、锡/铟/银合金、锡/银合金或银/铟合金。

JP 2007/284762 A描述了用于在半导体制造中形成镀锡膜，同时防止在膜上形成晶须，并同时实现膜粘附于基础材料的方法。该方法包括使用无电或电解电镀方法，形成镀锡膜，随后在该镀锡膜上形成银膜。

US 2006/0292847 A1描述了在包括包含锡的表面层的电镀基材中降低锡晶须形成的方法。该方法包括在包含锡的层下面沉积包含银的底层或阻挡层。这样的阻挡层可为镍阻挡层。

EP1 257 004 A1描述了提供有多层涂层的金属制品，所述制品适于用作电连接器或引线框。多层涂层包含镍、镍合金、钴或钴合金(优选无定形镍/磷合金)的底层，经历晶须生长的锡或锡合金的中间层，以及钯、铑、钌、铂、铜、银、铟、铋或一种或多种这些金属的合金的外层。提供该外层以抑制晶须形成。

以上提及的文件涉及通过形成金属间化合物或通过在金属沉积和基材材料之间的热不匹配，防止通过腐蚀诱导的锡晶须。然而，已证实这些方法和多层不足以抑制形成晶须。此外，以上提及的文件没有一个涉及形成通过施用外部压力而诱导的锡晶须。因此，本发明根本的问题是提供一种抑制压力诱导的晶须形成的改进的方法。该方法应更优选提供一种形成锡层的方法，该锡层具有防止提供其的基材金属的腐蚀和氧化，并且抑制这样的锡层的压力诱导的晶须的所需性质。甚更优选，本发明根本的问题包括提供一种在电子设备上沉积纯锡层，同时小心防止压力诱导的晶须形成的方法。