[发明专利]集成电路和利用基于锁存器的环的时间-数字转换的方法

权利要求书

1.一种集成电路，包括：

环，包括多个环级，所述环被配置为在所述多个环级的连续环级之间传播环信号，每个相应环级包括锁存器电路，所述锁存器电路被配置为保全所述环信号在所述相应环级处的状态，所述环被配置为传播所述环信号通过所述多个环级的特定环级的所述锁存器电路，以将所述环信号从前一个环级传播到后一个环级，所述环被配置为使用所述多个环级中的每个环级的所述锁存器电路来提供环输出信号；

计数器，被耦合到所述环，所述计数器被配置为响应于所述环信号而递增计数器值，并且被配置为基于所述计数器值来提供计数器输出信号；

编码器，被耦合到所述环和所述计数器，所述编码器被配置为基于所述环输出信号和所述计数器输出信号来生成时间-数字转换器TDC输出信号；以及

TDC控制电路，被配置为响应于至少一个TDC输入信号而操作所述环。

2.根据权利要求1所述的集成电路，其中

所述环信号包括互补电压电平，所述互补电压电平沿着所述环延伸；以及

所述多个环级的每个相应环级的所述锁存器电路被配置为强制执行所述相应环级的所述互补电压电平。

3.根据权利要求1所述的集成电路，其中所述多个环级的每个相应环级的所述锁存器电路被配置为在所述环信号停止传播通过所述环之后，维持所述相应环级的状态。

4.根据权利要求1所述的集成电路，其中所述锁存器电路包括一对交叉耦合的反相器。

5.根据权利要求4所述的集成电路，还包括：

相对较高电压电平电源轨；以及

相对较低电压电平电源轨，

其中所述一对交叉耦合的反相器并联地被耦合在所述相对较高电压电平电源轨与所述相对较低电压电平电源轨之间。

6.根据权利要求1所述的集成电路，其中

所述至少一个TDC输入信号指示发起事件和终止事件；以及

所述编码器被配置为生成所述TDC输出信号，以提供所述发起事件与所述终止事件之间的持续时间的数字表示。

7.根据权利要求1所述的集成电路，其中所述多个环级的每个相应环级包括振荡电路，所述振荡电路被耦合到所述锁存器电路，所述振荡电路被配置为在所述环信号传播通过所述相应环级时，将所述环信号反相。

8.根据权利要求7所述的集成电路，其中所述振荡电路包括两个反相器，所述两个反相器在与所述环信号的传播对齐的方向上彼此并联地被耦合。

9.根据权利要求7所述的集成电路，其中所述振荡电路包括启用电路，所述启用电路被配置为启用或禁用所述环信号通过所述相应环级的传播。

10.根据权利要求9所述的集成电路，其中所述TDC控制电路被配置为响应于所述至少一个TDC输入信号而使用所述多个环级的每个环级的所述启用电路，来启用或禁用所述环信号通过所述环的传播。

11.根据权利要求1所述的集成电路，其中所述多个环级的每个相应环级包括初始化电路，所述初始化电路被耦合到所述锁存器电路，所述初始化电路被配置为使用所述锁存器电路来初始化所述环信号在所述相应环级处的所述状态。

12.根据权利要求11所述的集成电路，其中所述TDC控制电路被配置为向所述初始化电路提供级设置信号，以使用所述锁存器电路来初始化针对所述相应环级的至少一个电压电平。

13.根据权利要求1所述的集成电路，其中所述TDC控制电路被配置为使用恒定供电电压电平来实现用于所述环的可编程分辨率。

14.根据权利要求13所述的集成电路，其中所述TDC控制电路被配置为通过启用一个电压拉动开关、并且禁用另一电压拉动开关，来实现用于所述环的所述可编程分辨率。