[发明专利]集成电路和利用基于锁存器的环的时间-数字转换的方法

说明书

公开了一种集成电路(IC)，用于利用基于锁存器的环的时间‑数字转换。在示例方面中，IC包括环、计数器、编码器、以及时间‑数字转换器(TDC)控制电路。环包括多个环级并且在连续环级之间传播环信号。每个相应环级包括锁存器电路，以保全环信号在相应环级处的状态。环使用环级中的每个环级的锁存器电路来提供环输出信号。环被耦合到计数器。计数器响应于环信号而递增计数器值，并且基于计数器值来提供计数器输出信号。编码器被耦合到环和计数器。编码器基于环输出信号和计数器输出信号来生成TDC输出信号。TDC控制电路响应于TDC输入信号而操作环。

技术领域

本公开总体涉及流逝时间与数字表示的转换，更具体地涉及实现具有带有多个环级的环的时间-数字转换器(TDC)，每个环级包括锁存器电路。

背景技术

诸如网络服务器或智能电话的计算设备的操作通常取决于某些发生(occurrence)的持续时间的定时。发生可以包括涉及传送和接收的通信、过程的执行、用于提供用户输出并且接受用户输入的用户输入/输出(I/O)交换等。发生的持续时间由发起事件和终止事件限定。因此，对应终止事件的相应示例包括信号到达、过程的完成和用户输入的检测。计算设备可以使用时间-数字转换器(TDC)将具有一定持续时间的发生转换为对应流逝时间的数字表示。

常规TDC使用耦合到至少两个不同计数器的环形振荡器从编码器提供TDC输出值。环形振荡器包括一系列反相器。在环形振荡器信号沿着该系列反相器传播时，该系列反相器改变环形振荡器输出值。在该系列的最后一个反相器处，环形振荡器信号被环回到第一反相器以形成环形振荡器。在该系列的最后一个反相器之后，环形振荡器信号进一步耦合到具有结束计数器值的结束计数器，该结束计数器值保持追踪环形振荡器信号已经循环通过环形振荡器的次数。

常规TDC还包括多个触发器。第一触发器集合中的每个相应触发器与环形振荡器的一系列反相器中的相应反相器相对应。在对发生的终止进行定时时，相应触发器沿着一系列反相器对每个相应反相器的输出进行采样，以获得环形振荡器输出值。采用第二触发器集合对来自结束计数器的结束计数器值进行采样。编码器经由与一系列反相器相对应的第一触发器集合接收环形振荡器输出值，并且经由与结束计数器相对应的第二触发器集合接收结束计数器值。根据环形振荡器输出值和结束计数器值，编码器产生TDC输出值。

然而，环形振荡器与结束计数器之间存在信令模糊。在环形振荡器的最后一个反相器之后且刚好在结束计数器之前，环形振荡器信号存在时序问题。用于触发结束计数器的信号的到达受到一定程度的不确定性的影响，诸如当终止事件的时间接近触发结束计数器的时间时。因此，在环形振荡器的中间附近包括至少一个附加的内部计数器作为常规TDC的一部分。该内部计数器从该系列反相器的内部反相器接收信号，以追踪内部计数器值，作为对结束计数器的结束计数器值的检查。为了解密当前哪个计数器具有正确计数器值，编码器还包括纠错逻辑。

遗憾的是，实现内部计数器和纠错逻辑两者涉及在集成电路(IC)芯片的TDC部分上部署许多附加电路设备。这些附加电路设备增加了设计和生产集成电路芯片的成本和复杂性。进一步地，操作这些附加电路设备生成了更多的热量并且增加了集成电路芯片的功率需求，其共同降低了集成电路芯片运转的计算设备的电池寿命。

发明内容

在示例方面中，公开了一种集成电路。该集成电路包括环、计数器、编码器、以及时间-数字转换器(TDC)控制电路。环包括多个环级并且被配置为在多个环级的连续环级之间传播环信号。每个相应环级包括锁存器电路，锁存器电路被配置为保全环信号在相应环级处的状态。环还被配置为使用多个环级中的每个环级的锁存器电路来提供环输出信号。计数器被耦合到环并且被配置为响应于环信号而递增计数器值。计数器还被配置为基于计数器值来提供计数器输出信号。编码器被耦合到环和计数器。编码器被配置为基于环输出信号和计数器输出信号来生成TDC输出信号。TDC控制电路被配置为响应于至少一个TDC输入信号而操作环。