[发明专利]具有改进的频率性能的测试头

权利要求书

1.一种测试头(20)，适合于校验集成在半导体晶片上的待测试器件的操作，所述测试头(20)包括设有多个引导孔(40h，41h，42h)的至少一个引导件(40，41，42)、以及容纳在所述多个引导孔(40h，41h，42h)中的多个接触元件(21’，21”，21”’)，所述多个接触元件(21’，21”，21”’)中的每个都包括在第一端部部分(24)和第二端部部分(25)之间延伸的主体(21pr，21pp)，所述测试头(20)的特征在于：

所述至少一个引导件(40，41，42)包括至少一个第一导电部分(30’)和至少一个第二导电部分(30”)，所述至少一个第一导电部分(30’)包括所述多个引导孔(40h，41h，42h)的至少一个第一组孔(40’，41’，42’)并且电连接容纳在所述多个引导孔(40h，41h，42h)的所述至少一个第一组孔(40’，41’，42’)中的对应的第一接触元件(21’)的组，所述至少一个第二导电部分(30”)包括所述多个引导孔(40h，41h，42h)的至少一个第二组孔(40”，41”，42”)并且电连接容纳在所述多个引导孔(40h，41h，42h)的所述至少一个第二组孔(40”，41”，42”)中的对应的第二接触元件(21”)的组，其中同一组中的接触元件适合于传送相同类型的信号，并且其中不同组的接触元件适合于传送不同类型的相应信号，

其中，容纳在所述多个引导孔(40h，41h，42h)的所述第一组孔(40’，41’，42’)中的所述第一接触元件(21’)适合于传送接地信号，以及容纳在所述多个引导孔(40h，41h，42h)的所述第二组孔(40”，41”，42”)中的所述第二接触元件(21”)适合于传送电力信号，以及

其中，在测试集成在所述半导体晶片上的待测试器件时，包括所述第一导电部分(30’)和所述第二导电部分(30”)的引导件是所述测试头(20)的下引导件(40)和/或中间引导件(41)。

2.根据权利要求1所述的测试头(20)，其特征在于，所述第一导电部分(30’)和所述第二导电部分(30”)中的一者形成在所述至少一个引导件(40，41，42)的一面(FA，FB；FC，FD)上，以及所述第一导电部分(30’)和所述第二导电部分(30”)中的另一者形成在所述至少一个引导件(40，41，42)的相对一面(FB，FA；FD，FC) 上。

3.根据权利要求1所述的测试头(20)，其特征在于，所述至少一个导电部分(30’，30”，30”’)从另外的导电部分分隔和/或被至少一个绝缘区域(31，31’，31”)局部中断，从而不允许在适合于传送不同类型的信号的接触元件之间和/或必须不能短路的接触元件之间进行电连接。

4.根据权利要求3所述的测试头，其特征在于，所述至少一个引导件(40，41，42)包括至少一个涂层介电部分，所述至少一个涂层介电部分覆盖所述至少一个绝缘区域(31，31’，31”)。

5.根据权利要求1所述的测试头(20)，其特征在于，包括至少一个下引导件(40)、至少一个中间引导件(41)以及至少一个上引导件(42)，所述下引导件(40)和所述中间引导件(41)由第一间隙(32’)彼此分隔，所述中间引导件(41)和所述上引导件(42)由第二间隙(32”)彼此分隔，多个引导件(40，41，42)中的每一个都包括用于容纳所述多个接触元件(21’，21”，21”’)的各自的多个引导孔(40h，41h，42h)，并且所述第一导电部分(30’)和第二导电部分(30”)中的一者形成在所述下引导件(40)的一面(FA，FB)上，以及所述第一导电部分(30’)和第二导电部分(30”)中的另一者形成在所述中间引导件(41)的一面(FC，FD)上。