[发明专利]柱状半导体装置的制造方法

权利要求书

1.一种柱状半导体装置的制造方法，其特征在于，包括：

在基板上形成沿垂直方向延伸的第一半导体柱的工序；

形成包围所述第一半导体柱的外周的第一栅极绝缘层的工序；

形成包围所述第一栅极绝缘层的第一栅极导体层的工序；

在垂直方向上，在所述第一栅极绝缘层的下端形成第一杂质区域的工序，所述第一杂质区域与其上端位置所具有的所述第一半导体柱的内部或所述第一半导体柱的侧面相接；

在所述垂直方向上，形成在所述第一栅极导体层的上端以上且所述第一半导体柱的顶部以下的高度具有上表面位置的第一绝缘层的工序；

包围在较所述第一绝缘层的上表面更靠上方处露出的所述第一半导体柱的上部的侧面而形成第一材料层的工序；

以所述第一材料层为掩模，对所述第一半导体柱的顶部进行蚀刻而形成凹部的工序；

在所述凹部使包含施体杂质或受体杂质的第二杂质区域外延结晶生长并加以形成的工序；

去除所述第一材料层的工序；

形成包围较所述第一绝缘层更靠上部的所述第二杂质区域的侧面的第二材料层的工序；

在所述第二材料层的外周部形成第三材料层的工序；

以所述第三材料层与所述第二杂质区域为蚀刻掩模，对所述第二材料层进行蚀刻而形成以所述第一绝缘层为底部的第一接触孔的工序；以及

在所述第一接触孔埋入由单层或多层构成的具有导电性的第一导体材料层的工序。

2.根据权利要求1所述的柱状半导体装置的制造方法，其特征在于，包括：

将所述第二杂质区域的上表面位置形成得低于所述第二材料层的上表面位置的工序；以及

填埋所述第一接触孔而覆盖所述第二杂质区域的侧面与上表面，从而形成由单层或多层构成的具有导电性的第二导体材料层的工序。

3.根据权利要求1所述的柱状半导体装置的制造方法，其特征在于，包括：

填埋所述第一接触孔而覆盖所述第二杂质区域的侧面、上表面及所述第三材料层的上表面，从而形成由单层或多层构成的具有导电性的第三导体材料层的工序；

以使所述第三导体材料层的上表面位置成为所述第二材料层的上表面位置的方式进行研磨的工序；以及

与所述第三导体材料层连接而形成第一布线导体层的工序。

4.根据权利要求2所述的柱状半导体装置的制造方法，其特征在于，包括：

在所述第二导体材料层上，通过选择生长而形成第四导体材料层的工序。

5.根据权利要求2所述的柱状半导体装置的制造方法，其特征在于，包括：

通过选择生长而形成所述第二导体材料层的工序。

6.根据权利要求1所述的柱状半导体装置的制造方法，其特征在于，包括：

填埋所述第一接触孔而覆盖所述第二杂质区域的侧面与上表面，从而形成上表面位置高于所述第三材料层的上表面且由单层或多层构成的具有导电性的第五导体材料层的工序；以及

在所述第五导体材料层上形成第二布线导体层的工序。

7.根据权利要求1所述的柱状半导体装置的制造方法，其特征在于，包括：

形成包围所述第一栅极导体层的第二绝缘层的工序；

在所述第一半导体柱的下方形成贯穿所述第二绝缘层、所述栅极导体层及所述栅极绝缘层的开口部的工序；

在形成所述开口部之前或之后，形成面向所述开口部且至少覆盖所述栅极导体层的端面的第三绝缘层的工序；以及

通过选择外延结晶生长而形成所述第一杂质区域的工序，所述第一杂质区域与所述开口部的所述第一半导体柱的侧面相接而沿水平方向延伸且包含施体杂质或受体杂质。

8.根据权利要求7所述的柱状半导体装置的制造方法，其特征在于，还包括：

在俯视时，以使所述第一杂质区域的外周较所述第二绝缘层的外周更靠外侧的方式形成所述第一杂质区域的工序。