[发明专利]垂直1T-1C DRAM阵列

说明书

一种可编程阵列包括在衬底上的行中对准的多个单元，其中，多个单元中的每者包括可编程元件和晶体管，其中，晶体管包括主体，主体包括第一扩散区和处于第一扩散区上并由沟道分隔的第二扩散区，并且可编程元件设置于第二扩散区上。一种形成集成电路的方法包括：在衬底上的多个行中形成晶体管主体；将掩模材料形成为跨越主体的多个行；通过掩模材料蚀刻主体以限定晶体管主体的宽度尺寸；在蚀刻主体之后，将掩模材料的多个行中的每者图案化成多个个体掩模单元；以及利用可编程元件替换所述多个个体掩模单元中的每者。

技术领域

集成电路器件。

背景技术

固态存储器器件典型地在存储器应用中为每个存储器位采用微电子电路元件(例如，每个位一到四个晶体管)。示例包括一个晶体管-一个电阻器(1T-1R)配置(例如电阻式随机存取存储器(RRAM)和磁致电阻随机存取存储器(MRAM))以及一个晶体管-一个电容器(1T-1C)(例如动态随机存取存储器(DRAM))。由于每个存储器位需要一个或多个电子电路元件，所以这些器件可能消耗相当多芯片“有效面积”来存储一位的信息。这种消耗限制了芯片(例如，微处理器、存储器芯片等)的密度。

附图说明

图1示出了每个器件包括自对准栅极的垂直场效应晶体管(FET)器件的阵列的实施例的顶部透视图。

图2示出了通过线2-2’的图1的结构。

图3示出了具有处于表面上的第一扩散区材料膜以及处于第一扩散区材料膜上具有沟道材料膜的衬底的截面侧视图。

图4示出了在衬底上的第一扩散区材料膜和沟道材料膜中限定鳍状物结构以及在鳍状物结构周围沉积电介质材料之后的图3的结构。

图5示出了在使电介质材料凹陷到第一扩散区材料膜的高度之后的图4的结构。

图6示出了在通过使电介质材料凹陷而形成的沟槽中引入栅极电介质和栅极电极材料之后的图5的结构。

图7示出了图6的结构的顶视图，并示出了栅极堆叠体，每个栅极堆叠体在每个沟槽中包括栅极电介质和栅极电极，栅极堆叠体在x维度上从晶体管主体或鳍状物中的相应晶体管主体或鳍状物偏移并延伸每个沟槽的z维度长度。

图8示出了在使每个沟槽中的栅极堆叠体材料凹陷之后的图7的结构。

图9示出了在去除每个鳍状物或主体的上层级表面上的硬掩模之后的图8的结构。

图10示出了在通过使栅极堆叠体凹陷而暴露的沟道材料膜中形成第二扩散区之后的图9的结构。

图11示出了在鳍状物之间引入电介质材料之后的图10的结构。

图12示出了在总体上与栅极堆叠体方向垂直地对掩模材料进行图案化之后的图11的结构的顶视图。

图13示出了在穿过不受掩模保护的鳍状物的区域中的鳍状物形成沟槽之后的图12的结构在yz维度上的侧视图。

图14示出了在去除掩模并在沟槽中沉积电介质材料之后的图13的结构。

图15示出了在形成连接到每个晶体管的第二扩散区的有源介质之后的通过线15-15’的图14的结构。

图16示出了在保留掩模的情况下在沟槽中沉积电介质材料之后的图13的结构。

图17示出了图16的结构的顶视图。

图18示出了在利用导电材料替换掩模之后的图17的通过线18-18’的结构。

图19示出了图18的结构的顶部透视图，其中电介质材料被去除，并且晶体管的栅极电极连接到字线驱动器，并且连接到第二扩散区的导电材料连接到位线驱动器。

图20提供了图3-19中所示方法的实施例的流程图。