[发明专利]纠错装置和纠错方法

权利要求书

1.一种纠错装置，该纠错装置具有用于对多个纠错码序列进行编码的编码电路和用于对编码后的所述多个纠错码序列进行解码的解码电路中的至少任意一方，

所述编码电路构成为预先规定的多个所述编码电路被并列地连接，对作为单系统而输入的有效载荷和作为双系统以上而输入的有效载荷中的任何有效载荷，都针对传输速率的不同调整输出总线宽度和动作时钟的频率，通过利用全部预先规定的多个编码电路的并列处理，执行所述多个纠错码序列的编码处理，

所述解码电路构成为预先规定的多个所述解码电路被并列地连接，对作为单系统而输入的有效载荷和作为双系统以上而输入的有效载荷中的任何有效载荷，都针对传输速率的不同调整输出总线宽度和动作时钟的频率，通过利用全部预先规定的多个解码电路的并列处理，执行编码处理后的所述多个纠错码序列的解码处理。

2.根据权利要求1所述的纠错装置，其中，

所述多个纠错码序列在输入的数据总线之间，按照传输顺序进行以比特为单位或以符号为单位的交织。

3.根据权利要求1所述的纠错装置，其中，

所述多个纠错码序列由LDPC码构成。

4.根据权利要求2所述的纠错装置，其中，

所述多个纠错码序列由LDPC码构成。

5.根据权利要求3所述的纠错装置，其中，

所述多个纠错码序列由LDPC卷积码构成。

6.根据权利要求4所述的纠错装置，其中，

所述多个纠错码序列由LDPC卷积码构成。

7.根据权利要求1～6中的任意一项所述的纠错装置，其中，

根据有效载荷的输入系统数来应对所述传输速率的不同。

8.根据权利要求1～6中的任意一项所述的纠错装置，其中，

所述编码电路在对所述有效载荷附加外码之后执行所述编码处理。

9.根据权利要求7所述的纠错装置，其中，

所述编码电路在对所述有效载荷附加外码之后执行所述编码处理。

10.一种纠错方法，在纠错装置中执行该纠错方法，该纠错装置具有用于对多个纠错码序列进行编码的编码电路和用于对编码后的所述多个纠错码序列进行解码的解码电路中的至少任意一方，

在所述编码电路中具有如下的编码步骤：对作为单系统而输入的有效载荷和作为双系统以上而输入的有效载荷中的任何有效载荷，都针对传输速率的不同调整输出总线宽度和动作时钟的频率，通过利用全部预先规定的多个编码电路的并列处理，执行所述多个纠错码序列的编码处理，

在所述解码电路中具有如下的解码步骤：对作为单系统而输入的有效载荷和作为双系统以上而输入的有效载荷中的任何有效载荷，都针对传输速率的不同调整输出总线宽度和动作时钟的频率，通过利用全部预先规定的多个解码电路的并列处理，执行编码处理后的所述多个纠错码序列的解码处理。

11.根据权利要求10所述的纠错方法，其中，

在所述编码步骤中，在进行并列处理时，通过在并列地输入的数据总线之间进行以比特为单位或以符号为单位的重新排列来执行交织处理。

12.根据权利要求10所述的纠错方法，其中，

在所述解码步骤中，在进行并列处理时，通过在并列地输入的数据总线之间进行以比特为单位或以符号为单位的重新排列来执行交织处理。