[发明专利]纠错装置和纠错方法

说明书

具有用于对多个纠错码序列进行编码的编码电路的纠错装置，构成为并列地连接多个编码电路，对作为1个以上的系统而输入的有效载荷中的任何有效载荷，都针对传输速率的不同调整输出总线宽度和动作时钟的频率，从而利用由多个构成的全部编码电路执行多个纠错码序列的编码处理。

技术领域

本发明涉及对各种传输速率(吞吐量)进行编码处理、解码处理的纠错装置和纠错方法。

背景技术

在光传输系统等高速的传输装置中，作为用于实现较高的传输容量和长距离传输的有效方法，在一般情况下应用纠错码。纠错码是在有线/无线通信系统和存储装置等中使用的技术。纠错码是在发送侧送出的数字数据中附加冗余的比特，从而即便在接收到的数据中产生错误(比特)也能够纠错的技术。

作为纠错编码/解码方式，提出了汉明码、BCH(Bose-Chaudhuri-Hocquenghem)码、RS(里德-所罗门)码和将它们组合而成的叠加码、链接码等各种方式。

此外，通过应用纠错码，能够检测并纠正在传输路径中产生的错误。但是，能够纠错的误比特数是有限的。另外，根据纠错码方式的纠错性能和解码方式，能够纠正的误比特数不同。

在纠错码中，将包含构成帧的开销等的发送数据称作信息比特。另外，将附加到信息比特的冗余比特称作奇偶校验比特。通过纠错编码方式，通过彼此不同的运算方法，根据信息比特计算奇偶校验比特。另外，将信息比特和奇偶校验比特组合而成的比特串称作代码字。

在称作块码的纠错码中，以预先设定的比特数为单位，根据信息比特计算奇偶校验比特。即，1个代码字内的信息比特数和奇偶校验比特数是预先规定的，分别被称作信息比特长、奇偶校验比特长。另外，将代码字的比特数称作码长。

在海底光缆和城市间通信中使用的核心(core)/地铁系光传输系统中，明显需要扩大传输容量和扩大传输距离。其结果是，日益应用和提出强力的纠错码。

近年来，作为纠错码，广泛地使用低密度奇偶校验检查(LDPC：Low-DensityParity-Check)码。LDPC码是用非零元素少的稀疏的奇偶校验检查矩阵定义的块码。

另外，作为提高LDPC码的纠错性能的手法，例如提出了空间耦合FEC(Spatially-Coupled Forward Error Correction：空间耦合前向纠错)结构(例如，参照非专利文献1、2)。

在这样的空间耦合FEC结构中，使用空间耦合LDPC(Spatially-Coupled LDPC)码。空间耦合LDPC码是卷积LDPC码之一，应用卷积型LDPC码的基本结构，将码序列从连续型变成块终端型。

在空间耦合LDPC中，利用小检查矩阵构成空间耦合LDPC码的部分矩阵，将这些小检查矩阵倾斜地耦合多个，构成大检查矩阵。这样构成的大检查矩阵成为空间耦合LDPC码的检查矩阵。

在非专利文献1中公开有：通过利用BP(Belief Propagation：信度传播)解码法实现接近理论极限的高纠错性能。另外，在非专利文献2中，作为抑制电路规模增加和抑制延迟的方法，提出了对空间耦合LDPC码应用Windowed解码。

另一方面，针对突发错误，往往采用如下结构：在纠错码序列的前后加入交织，使突发错误作为多个纠错码序列而分散。

在非专利文献3中被配置成，在里德-所罗门(RS)码即RS(255，239)中准备多个编码电路或解码电路，在其前后设置解复用器和复用器，相对于传输方向以字节为单位对多个RS码序列进行交织。

关于LDPC码中的解码，如非专利文献1和非专利文献2所示的BP解码法代表的那样，通过行运算和列运算的反复解码而实现较高的纠正能力。

另外，如非专利文献3所示，通过配置多个纠错编码电路或多个解码电路，实现基于交织的突发错误耐性。