[发明专利]MOSFET、MOSFET的制造方法以及电力转换电路

权利要求书

1.一种MOSFET，包括：半导体基体，具有n型柱形区域以及p型柱形区域，并且在所述n型柱形区域以及所述p型柱形区域构成超结结构；以及栅极电极，通过栅极绝缘膜形成于所述半导体基体的第一主面侧，其特征在于：

其中，在所述半导体基体中，当将提供作为所述MOSFET的主要运作的区域设为活性区域、将位于所述活性区域的外周侧并且保持所述MOSFET的耐压的区域设为外周区域、以及将位于所述活性区域与所述外周区域中间的区域设为活性连接区域时，

在所述半导体基体的所述活性区域、所述活性连接区域以及所述外周区域中，晶格缺陷仅被生成于所述活性区域以及所述活性连接区域，

其中，所述晶格缺陷被生成为在沿深度方向观看时局部密度变高，

当将所述活性区域中的所述半导体基体的所述第一主面作为基准，将到达所述超结结构的最深部的深度设为Dp，将所述晶格缺陷的密度是显示最大值的深度设为Dd，将所述晶格缺陷的密度分布的半宽设为W时，满足0.25Dp≦Dd≦1.1Dp并且满足0.05Dp＜W＜0.5Dp的关系，

在平面观看所述半导体基体，将所述活性区域的总面积设为S1、将所述活性连接区域的总面积设为S2、将所述外周区域的总面积设为S3、将所述MOSFET的耐压设为VDSS时，满足S3＞(S1+S2+S3)×0.05×(VDSS/600)的关系。

2.根据权利要求1所述的MOSFET，其特征在于：

其中，所述半导体基体进一步具有：

第一导电型基极区域，形成于所述n型柱形区域以及所述p型柱形区域的所述第一主面侧；以及

第二导电型源极区域，形成于所述基极区域的第一主面侧并且与所述栅极绝缘膜接触，

所述MOSFET进一步包括：

层间绝缘膜，形成为覆盖所述基极区域、所述栅极绝缘膜、所述栅极电极以及所述源极区域；以及

源极电极，形成于所述层间绝缘膜的表面，并且与所述基极区域以及所述源极区域电连接，

当在与所述半导体基体的深度方向平行的截面观看所述半导体基体时，

在能够提供作为所述MOSFET的主要运作的所述源极区域与所述栅极电极中位于最外部的那一个的外端为所述活性区域与所述活性连接区域的边界，

所述基极区域的外端为所述活性连接区域与所述外周区域的边界。

3.一种MOSFET的制造方法，其特征在于，依次包括：

准备工序，准备的是具备了：具有n型柱形区域以及p型柱形区域，并且在所述n型柱形区域以及所述p型柱形区域构成超结结构的半导体基体、通过栅极绝缘膜形成于所述半导体基体的第一主面侧的栅极电极的规定的结构体；以及

晶格缺陷生成工序，将晶格缺陷生成于所述半导体基体，其中，在作为所述半导体基体中的MOSFET完成时，当将提供作为所述MOSFET的主要运作的区域设为活性区域、将位于所述活性区域的外周侧并且保持所述MOSFET的耐压的区域设为外周区域、以及将位于所述活性区域与所述外周区域中间的区域设为活性连接区域时，

在所述晶格缺陷生成工序中，将所述晶格缺陷在所述半导体基体的所述活性区域、所述活性连接区域以及所述外周区域中，仅将所述晶格缺陷生成于所述活性区域以及所述活性连接区域，

其中，在所述晶格缺陷生成工序中，将所述晶格缺陷生成为在沿深度方向观看时局部密度变高，

在所述晶格缺陷生成工序中，当将所述活性区域中的所述半导体基体的所述第一主面作为基准，将到达所述超结结构的最深部的深度设为Dp，将所述晶格缺陷的密度是显示最大值的深度设为Dd，将所述晶格缺陷的密度分布的半宽设为W时，将所述晶格缺陷生成为满足0.25Dp≦Dd≦1.1Dp并且满足0.05Dp＜W＜0.5Dp的关系，

在所述准备工序中，在平面观看所述半导体基体，将所述活性区域的总面积设为S1、将所述活性连接区域的总面积设为S2、将所述外周区域的总面积设为S3、将应该制造的所述MOSFET的耐压设为VDSS时，作为所述规定的结构体准备满足S3＞(S1+S2+S3)×0.05×(VDSS/600)的关系的规定的结构体。