[发明专利]数字锁相环内部的杂波频率估计

权利要求书

1.一种频率生成系统，包括：

杂波频率估计电路，被配置为：

从锁相环(PLL)接收PLL信号；

基于接收到的PLL信号，确定所述接收到的PLL信号中的杂波的估计杂波频率；以及

反杂波电路，被配置为基于所述估计杂波频率，消除所述接收到的PLL信号中的所述杂波。

2.根据权利要求1所述的频率生成系统，其中，所述接收到的PLL信号包括由所述PLL的相位检测器生成的相位误差信号。

3.根据权利要求1所述的频率生成系统，其中，所述杂波频率估计电路包括处理电路，该处理电路被配置为：

分析所述接收到的PLL信号的傅里叶变换(FT)；

确定频率，所述接收到的PLL信号的所述FT在所述频率处超过阈值；以及

确定所述估计杂波频率为所述接收到的PLL信号的所述FT超过所述阈值的所述频率。

4.根据权利要求1所述的频率生成系统，其中，所述杂波频率估计电路包括处理电路，该处理电路被配置为应用参数算法确定所述估计杂波频率。

5.根据权利要求1所述的频率生成系统，其中，所述接收到的PLL信号是数字信号。

6.根据权利要求1至5中任一项所述的频率生成系统，其中：

所述反杂波电路被配置为基于所述估计杂波频率，生成反杂波信号；并且

所述频率生成系统包括注入电路，该注入电路被配置为将所述反杂波信号注入所述PLL，以消除所述PLL信号中的所述杂波。

7.根据权利要求6所述的频率生成系统，其中，所述注入电路被配置为基于选择输入来选择第一反杂波信号路径或第二反杂波信号路径，其中，所述注入电路包括：

第一加法器元件，连接到所述第一反杂波信号路径并且放置在所述PLL的相位检测器的输入端处；以及

第二加法器元件，连接到所述第二反杂波信号路径并且放置在所述PLL的低通滤波器的输出端处。

8.一种被配置为消除锁相环(PLL)系统中的杂波的方法，包括：

从所述PLL系统接收PLL信号；

基于接收到的PLL信号，确定所述接收到的PLL信号中的杂波的估计杂波频率；以及

基于所述估计杂波频率，消除所述接收到的PLL信号中的所述杂波。

9.根据权利要求8所述的方法，其中，所述接收包括接收由所述PLL的相位检测器生成的相位误差信号。

10.根据权利要求8所述的方法，其中，所述确定包括：

分析所述接收到的PLL信号的傅里叶变换(FT)；

确定频率，所述接收到的PLL信号的所述FT在所述频率处超过阈值；以及

确定所述估计杂波频率为所述接收到的PLL信号的所述FT超过所述阈值的所述频率。

11.根据权利要求10所述的方法，包括：应用参数算法确定所述估计杂波频率。

12.根据权利要求8所述的方法，其中，所述接收到的PLL信号是数字信号。

13.根据权利要求8至12中任一项所述的方法，还包括：

基于所述估计杂波频率生成反杂波信号；以及

将所述反杂波信号注入所述PLL，以消除所述PLL信号中的所述杂波。

14.根据权利要求13所述的方法，还包括：

基于选择输入来选择第一反杂波信号路径或第二反杂波信号路径；

如果选择所述第一反杂波信号路径，则在所述PLL的相位检测器的输入端处注入所述反杂波信号；以及

如果选择所述第二反杂波信号路径，则在所述PLL的低通滤波器的输出端处注入所述反杂波信号。