[发明专利]晶体管制造中的集成的纳米线及纳米带图案化

说明书

基于专门的窄掩模结构的光刻图案化来制作窄结构和宽结构。可以采用多重图案化来限定窄掩模结构。可以通过对多个窄掩模结构的基于工艺的合并而获得宽掩模结构。所述合并可以包括在所述窄结构上方沉积帽盖层，填满最小空间。可以去除所述帽盖层，仅留下最小空间内的残留的帽盖材料。可以基于窄掩模结构和残留的帽盖材料的加和将窄结构和宽结构蚀刻到下层当中。插塞图案可以进一步掩蔽帽盖层的未完全填满相邻的掩模结构之间的空间的部分。之后，可以基于窄掩模结构、插塞图案和残留的帽盖材料的加和对下层进行蚀刻。这样的方法可以用于对集成电路(IC)中的纳米带晶体管与纳米线晶体管进行集成。

背景技术

集成电路(IC)中的器件密度持续提高。在不断缩小的器件占据区域内，垂直器件取向变得越来越重要。垂直取向的晶体管架构(例如，纳米线晶体管堆叠体)可能变成IC的基本晶体管单元设计。纳米线材料堆叠体内的沟道层的数量以及每个纳米线的横向宽度可以设置纳米线晶体管的电流承载宽度。具有给定数量的沟道层的晶体管如果被图案化为具有更大横向宽度，则因此可以具有更大的电流承载宽度。具有比纳米线晶体管的占据区域大的占据区域的晶体管可以被称为纳米带晶体管。

与给定横向宽度相关联的纳米带晶体管可以和与小于该纳米带晶体管的某一横向宽度相关联的纳米线晶体管集成，从而(例如)为电路设计者提供包括不同电流承载宽度的晶体管度量的菜单。然而，包括纳米带晶体管可能使晶体管图案化工艺复杂化。例如，如果在光刻操作期间被成像的晶体管多边形因纳米带晶体管的宽多边形散布在纳米线晶体管的窄多边形之间而变得不太均匀，那么图案化工艺的最终分辨率可能变差，从而限制纳米线晶体管可实现的最小特征尺寸。

附图说明

在附图中通过示例性方式而非通过限制性方式示出了本文描述的素材。为了图示的简单和清楚起见，图中所示元件未必是按比例绘制的。例如，为了清楚起见，某些元件的外形尺寸可能相对于其他元件被放大。而且，各种物理特征可能是按照其简化的“理想”形式和几何结构表示的，以达到论述清楚的目的，但是尽管如此仍然要理解实际的实施方式可能只是近似于所示出的理想形式。例如，可能绘出的是平滑的表面和方形的相交部位，而未考虑通过纳米制作技术形成的结构的有限的粗糙度、圆拐角以及不理想的有角度的相交部位特性。此外，在认为适当的地方，在各附图之间采用重复的附图标记来表示对应的和类似的要素。在附图中：

图1是示出了根据一些实施例的将宽结构连同窄结构一起制作的非选择性方法的流程图；

图2是示出了根据一些实施例的将宽结构连同窄结构一起制作的选择性方法的流程图；

图3A、4A、5A、6A、7A和8A是根据一些实施例的在实践图1所示的方法中的操作时涉及的包括纳米带晶体管和纳米线晶体管两者的IC结构的平面图；

图3B、4B、5B、6B、7B和8B是根据一些实施例的在实践图1所示的方法中的操作时涉及的包括纳米带晶体管和纳米线晶体管两者的IC结构的截面图；

图8C是根据一些实施例的包括纳米带晶体管和纳米线晶体管两者的IC结构的截面图；

图9是根据一些实施例的包括纳米带晶体管和纳米线晶体管两者的IC结构的截面图；

图10A、11A、12A、13A、14A、15A、16A和17A是根据一些实施例的在实践图2所示的方法中的操作时涉及的包括纳米带晶体管和纳米线晶体管两者的IC结构的平面图；

图10B、11B、12B、13B、14B、15B、16B和17B是根据一些实施例的在实践图2所示的方法中的操作时涉及的包括纳米带晶体管和纳米线晶体管两者的IC结构的截面图；

图18示出了根据一些实施例的采用包括纳米线晶体管和纳米带晶体管的IC的移动计算平台和数据服务器机器；以及

图19是根据一些实施例的电子计算装置的功能框图。

具体实施方式