[发明专利]时序事件检测

说明书

目的是提供时序事件检测。根据第一方面，一种装置，包括：时钟条件缓冲器，其被配置为在非检测周期内将时钟条件缓冲器的输出设置为第一状态；所述时钟条件缓冲器还被配置为在检测周期内将所述输出从所述第一状态切换到第二状态，其中，通过所述两个状态中的任一个来启用切换；所述时钟条件缓冲器还被配置为保证在所述检测周期内的所述输出仅向一个方向切换。这可以防止错误的事件检测。此外，就时序观点而言，能够在没有脉冲的情况下操作，而在低电压下可能难以管理脉冲宽度。

技术领域

本申请涉及数字技术中的事件检测，尤其涉及时序事件检测。

背景技术

在电子装置中，触发器或锁存器是具有两个稳定状态(通常为低态和高态)的电路，可用于存储状态信息。触发器可以是双稳态多谐振荡器。电路可以通过施加到一个或多个控制输入的信号来改变状态，并具有一个或两个输出。它是顺序逻辑中的基本存储元件。触发器和锁存器是计算机、通信和许多其他类型的系统中使用的数字电子系统的基本构建块。

触发器和锁存器用作数据存储元件。触发器存储一个比特(二进制位)。它的两个状态之一代表“1”，另一个代表“0”。这样的数据存储可以用于状态的存储，并且这样的电路被描述为顺序逻辑。当用于有限状态机中时，输出和下一个状态不仅取决于其当前输入，还取决于其当前状态(因此，还取决于先前的输入)。它还可以用于脉冲检测，以及将可变时序的输入信号与参考时序信号同步。

触发器可以是简单的(透明或不透明)，也可以是时钟的(同步或边沿触发)。尽管从历史上讲，术语触发器通常指的是简单电路和时钟电路，但在现代用法中，通常保留术语“触发器”专门用于讨论时钟电路。简单电路通常称为锁存器。锁存器可以是电平敏感的，而触发器可以是边缘敏感的。锁存器使能后，它将变为透明，而触发器的输出仅在单一类型(正向或负向)的时钟边缘上改变。当锁存器被禁用时，它变得不透明。

在常规的数字设计流程中，从合成中得到的电路应满足最坏情况的工作条件延迟，以保证电路工作，就这一点而言，组合逻辑延迟约束是静态的。如果运行时间延迟比设计期间分析的时间长，则无法确保正确的电路操作。在常规设计中，满足时序要求带来了超安全标准设计，从而导致系统中的面积和功耗(动态和静态)都增加。

因此，当要降低能耗时，因此电路的电压必须很低才能达到目的。这给锁存器的操作和配置提出了新的和额外的挑战。电压越低，电路对变化的敏感性就越高，并且在较小的CMOS处理节点中，变化会恶化。两者都会导致增加的超安全标准设计。因此，找出实际动态操作条件的方法变得越来越重要。例如，该动态操作条件可用于动态电压和频率缩放。为了使裕量和超安全标准设计最小化，动态操作条件应为实际逻辑的条件，而不是外部金丝雀电路或逻辑电路副本。如图1所示，可以看到事件已记录，事件信号总是在D改变时上升。一个实施例是当数据迟到(数据D中的第二转换2)并且是时序误差。然后，事件信号标记时序错误。然后可以使用该错误信号来例如触发处理器中的指令重播。

发明内容

本发明内容以简化形式介绍概念的选择，这些概念将在下面的详细描述中进一步被描述。本发明内容既不旨在指出所要求保护主题的关键特征或必要特征，也不旨在用于限制所要求保护主题的范围。

目的是提供时序事件检测。所述目的通过独立权利要求的特征来完成。在从属权利要求、说明书和附图中提供了进一步的实施形式。

根据第一方面，一种装置包括：时钟条件缓冲器，其被配置为在非检测周期内将时钟条件缓冲器的输出设置为第一状态；所述时钟条件缓冲器还被配置为在检测周期内将输出从所述第一状态切换到第二状态，其中，通过所述两个状态中的任一个来启用切换；以及，所述时钟条件缓冲器还被配置为保证在所述检测周期内的所述输出仅向一个方向切换。这可以防止错误的事件检测。此外，就时序观点而言，能够在没有脉冲的情况下工作，而在低电压下可能难以管理脉冲宽度。

在一个实施例中，所述时钟条件缓冲器还被配置为缺少切换回所述方向以外其他方向的能力。