[发明专利]具有成分和尺寸截然不同的沟道区和亚沟道区的晶体管

说明书

集成电路包括具有上部/沟道区和下部/亚沟道区的鳍，下部区域具有第一化学成分以及与绝缘体材料相邻的相对侧壁，上部区域具有第二化学成分。第一宽度指示在第一位置上的下部区域的相对侧壁之间的距离，其比指示在第二位置上的上部区域的相对侧壁之间的距离的第二宽度宽至少1nm，第一位置在第二位置的10nm以内(或者以其他方式相互靠近)。第一化学成分与第二化学成分截然不同，并且包括位于下部区域的相对侧壁的外表面处的表面化学成分以及位于其间的体块化学成分，所述表面化学成分包括氧、氮、碳、氯、氟和硫中的一者或多者。

背景技术

包括形成于半导体衬底上的晶体管、二极管、电阻器、电容器以及其他无源和有源电子器件的电路装置的提高的性能通常是这些器件的设计、制造和操作期间考虑的主要因素。例如，在金属氧化物半导体(MOS)晶体管半导体器件(例如，在互补金属氧化物半导体(CMOS)器件中使用的那些)的设计以及制造或形成期间，经常希望增强n型MOS器件(n-MOS)沟道中的电子(载流子)的移动，并且增强p型MOS器件(p-MOS)沟道中的正电荷空穴(载流子)的移动。鳍式晶体管配置包括围绕半导体材料的细条带(一般被称为鳍)构建的晶体管。所述晶体管包括标准场效应晶体管(FET)节点，其包括栅极、栅极电介质、源极区和漏极区。该器件的导电沟道有效地存在于与栅极电介质相邻的鳍内。由于具有这样配置的导电沟道包括鳍的三个不同的平面区域，因而这样的配置一直被称为FinFET和三栅极晶体管。也可以采用其他类型的鳍式配置，例如，所谓的双栅极FinFET，其中导电沟道主要仅包括鳍的两个侧壁(而不包括(例如)鳍的顶部)。

附图说明

图1示出了本公开的一个或多个实施例的包括晶体管的集成电路结构的形成方法，所述晶体管具有成分和尺寸截然不同的沟道区和亚沟道区。

图2A-F示出了根据本公开的一些实施例的在执行图1的方法的部分时形成的示例性结构的透视图。

图3A示出了根据本公开的一些实施例的沿图2F的贯穿沟道区切割并且垂直于鳍的平面F-F取得的截面图。图3A'是来自图3A的部分A-A的放大版本，其示出了根据一些实施例的来自图3A的示例性结构的鳍的细节。

图3B示出了根据本公开的一些实施例的在对暴露的沟道区内的含Ge层进行蚀刻和清洁之后图3A的截面图。图3B'是来自图3B的部分B-B的放大版本，其示出了根据一些实施例的在执行蚀刻和清洁之后来自图3B的示例性结构的鳍的细节。

图3C示出了根据本公开的一些实施例的在形成了最终栅极结构之后图3B的截面图。图3C'是来自图3C的部分C-C的放大版本，其示出了根据一些实施例的针对沟道区结构的栅极全包围(GAA)变型。

图4A-B示出了根据一些实施例的在执行图1的方法的部分时形成的示例性结构的透视图。注意，图4A是图3C的示例性结构的继续，其中，已经形成了最终栅极结构。

图5A-C每者示出了根据各种实施例的在执行修整蚀刻以取得沟道区内的经修整鳍之后所得结构的各个方面。

图6示出了采用根据本公开的一个或多个实施例配置的一个或多个集成电路实施的计算系统。

仅出于例示目的，附图描绘了本公开的各种实施例。在附图中，可以通过类似的附图标记表示在各种附图中例示的每一等同或基本等同的部件。为了清楚起见，并未在每幅附图中对每一部件都做出标示。应当认识到，附图未必是按比例绘制的，也并非意在使本公开局限于所示的具体配置。例如，尽管一些附图大致指示了直线、直角和平滑表面，但是鉴于所使用的处理设备和技术的现实世界局限性，晶体管结构的实际实施可以具有非理想的直线和直角，并且一些特征可以具有表面形貌或以其他方式呈现非平滑性。简言之，提供附图只是为了示出示例性结构。通过下文的详细讨论，各种变化、配置和其他实施例将变得显而易见。

具体执行方式