[发明专利]具有嵌入式互连的半导体封装

说明书

一种半导体封装可以包括半导体封装第一侧、嵌入式桥互连、第一通孔和第二通孔。桥互连可以包括具有导电焊盘的桥互连第一侧和桥互连第二侧。桥互连第一侧与半导体封装第一侧之间的距离可以小于桥互连第二侧与半导体封装第一侧之间的距离。第一和第二通孔可以各自包括比第二端窄的第一端。半导体封装第一侧可以比第一通孔的第二端更靠近第一通孔的第一端，并且比第二通孔的第一端更靠近第二通孔的第二端。所述半导体封装的第一侧可以被配置成电耦合到管芯。

技术领域

本公开总体上涉及半导体封装领域，并且更具体地，涉及具有嵌入式桥互连的半导体封装。

背景技术

集成电路器件可以包括可以用于将该器件耦合到另一个部件的电接触部。然而，如果没有实现衬底共面性，则可能难以在该器件与该另一部件之间形成期望的电连接。

附图说明

在不一定按比例绘制的附图中，同样的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的同样的数字可以表示相似部件的不同实例。附图通过示例的方式而非通过限制的方式总体图示了本文档中讨论的各种实施例。

图1图示了根据各种实施例的集成电路组装件的侧横截面视图。

图2-19图示了根据各种实施例的继集成电路组装件制造中的各种操作之后的组装件的侧横截面视图。

图20A和图20B图示了根据各种实施例的包括电解连接器的半导体封装的侧横截面视图。

图21图示了根据各种实施例的有源桥互连的侧横截面视图。

图22A和图22B图示了根据各种实施例的在平整化扭曲表面之前和之后的半导体封装的侧横截面视图。

图23是根据各种实施例的用于制造集成电路组装件的方法的流程图。

图24是示例计算设备的框图，该示例计算设备可以包括本文中公开的任何半导体封装中的一个或多个。

具体实施方式

随着管芯放置公差收紧，热压接合正变得更普遍，这给关于衬底的平整度引入新的挑战。典型地，热压接合的接合头将管芯放置在将被接合在一起的衬底上，通过拉动衬底背侧的所施加的真空而将衬底附接到基座。当真空在“底部”侧将衬底拉动平整时，“顶部”衬底共面性对于衬底厚度变化是固有的。在真空基座之下的“顶部”衬底共面性是热压接合过程成功的关键。然而，由于与有机层压过程相关联的固有衬底制造差异，满足衬底共面性要求可能相当具有挑战性。

常规地，衬底厚度变化减小方法聚焦于铜金属密度、镀铜和堆积层压过程优化。然而，这些常规方法不能完全地解决共面性问题，因为在衬底的“顶部”和“底部”侧上将总是存在某个固有的变化，所述固有的变化来自镀铜过程、堆积材料层压过程、阻焊剂材料变化、芯变化和图案电镀材料变化。对于倒装芯片结构，提供如在某些应用中可能需要的具有很小变化或没有变化（即，良好的顶部共面性）的线端衬底可能几乎是不可能的。此外，常规方法可能显著减小衬底设计灵活性，并且潜在地增加用于专用铜和堆积层压过程的衬底制造成本。

本文中公开的各种实施例包括用于半导体封装和集成电路组装件的制造的方法，所述方法使用无芯处理技术来制造具有非常良好的顶部共面性（例如，具有非常小或几乎为零的变化）的部件。该顶部共面性可以使得能够在管芯附接过程中使用热压接合，即使在极其精细的特征间隔（例如，低于100微米的凸块节距）下也是如此。