[发明专利]有源硅上封装半导体封装

说明书

用于提供低剖面堆叠管芯半导体封装的系统和方法，其中第一半导体封装与第二半导体封装堆叠，并且两个半导体封装都传导耦合到有源硅衬底，该有源硅衬底使第一半导体封装通信地耦合到第二半导体封装。第一半导体封装可使用采用具有第一互连节距的第一互连模式设置的多个互连而传导耦合到有源硅衬底。第二半导体封装可使用采用具有第二节距的第二互连模式设置的多个互连而传导耦合到有源硅衬底，该第二节距大于第一节距。第二半导体封装可以堆叠在第一半导体封装上，并且使用多个传导构件或多个接合线而传导耦合到有源硅衬底。

技术领域

本公开涉及堆叠封装半导体的制造。

背景技术

封装叠加（PoP）是一种集成电路封装技术，其中垂直布置多个球栅阵列（BGA）。PoP封装有益地使半导体封装各自占据的板区（board area）减少。PoP封装还使经常互操作的组件之间的径迹长度（track length）最小化。使径迹长度最小化提供了更加快速的信号传播、减少的噪声和减少的信道串扰（cross-talk）。在组合件中，PoP封装准许在堆叠之前而不是堆叠之后（例如，芯片堆叠）测试个体组件，从而由于在PoP封装中只使用已知的良好组件而减少再处理。

在典型的PoP集成电路中，存储器封装与诸如片上系统（SoC）之类的逻辑封装堆叠。经常地，堆叠封装堆叠并且然后经由重整而物理且传导耦合。由于大部分半导体封装在操作时引起热，所以堆叠中通过半导体封装产生的热必须通过相对小的区域耗散。PoP封装内的减少的热传递导致在堆叠内形成热点，并且最终导致PoP封装过早失效。

附图说明

所要求保护的主题的各种实施例的特征和优势将随着下列详细描述的进行并且在参考附图时变得明显，其中类似标号表示类似部分，并且在所述附图中：

图1是根据本文描述的至少一个实施例的说明性硅上封装（PoS）半导体封装的横截面正视图，其中第一半导体封装和第二半导体封装传导耦合到有源硅衬底，该有源硅衬底使第一半导体封装通信地耦合到第二半导体封装；

图2是根据本文描述的至少一个实施例的说明性硅上封装（PoS）半导体封装的横截面正视图，该说明性硅上封装（PoS）半导体封装包括使用中介层而堆叠且物理耦合的第一半导体封装和第二半导体封装，该中介层设置在第一半导体封装的上表面与该第二半导体封装的下表面之间；

图3是根据本文描述的至少一个实施例的说明性硅上封装（PoS）半导体封装的横截面正视图，该说明性硅上封装（PoS）半导体封装包括物理耦合到至少一个第二半导体封装的堆叠第一半导体封装，该至少一个第二半导体封装经由多个接合线通信地耦合到有源硅衬底；

图4A描绘根据本文描述的至少一个实施例的说明性过程，以用于使第一半导体封装耦合到有源半导体衬底；

图4B描绘根据本文描述的至少一个实施例的说明性过程，以用于将第一半导体封装包覆在模制（molding）化合物中；

图4C描绘根据本文描述的至少一个实施例的说明性过程，其中有源硅衬底已变薄用来暴露硅穿透通孔（through silicon via）；

图4D描绘根据本文描述的至少一个实施例的说明性过程，其中靠近传导构件的模制化合物已被去除，从而暴露传导构件，并且焊球已物理且传导耦合到传导构件中的至少一些；

图4E描绘根据本文描述的至少一个实施例的说明性过程，其中中介层已通过高热导率环氧树脂焊剂而物理耦合到第一半导体封装的上表面；

图4F描绘根据本文描述的至少一个实施例的说明性过程，其中焊球已回流（reflow）到设置在有源硅衬底的下表面上的传导凸块之上；

图4G描绘根据本文描述的至少一个实施例的说明性过程，其中硅上封装（PoS）半导体封装已被切割（singulate）；