[发明专利]具有掩埋栅的场效应晶体管及其制造方法

说明书

公开了具有掩埋栅的场效应晶体管及其制造方法。示例性装置包括源极，漏极以及被设置于源极和漏极之间的半导体材料。示例性装置还包括与半导体材料相邻设置的第一栅极。示例性装置还包括与半导体材料相邻设置的第二栅极。半导体材料的一部分被设置于第一栅极和第二栅极之间。

技术领域

本公开内容总体上涉及半导体器件，具体而言，涉及具有掩埋栅的场效应晶体管及其制造方法。

背景技术

场效应晶体管(FET)包括栅极，用以控制在晶体管的源极和漏极之间延伸的半导体材料的电导率。具体而言，在通电时，栅极激活沟道以使电流能够在源极和漏极之间通过。沟道(以及因此的电流流动)通常位于半导体材料的靠近栅极的表面附近。然而，可能在沟道下方的半导体材料的主体内的源极和漏极之间出现电路径。沟道下方的半导体材料的主要部分内或主体内的电流有时称为“穿通电流”，或简称为“穿通”。

穿通对于晶体管的性能是有问题的，因为它不能由栅极产生的电场控制或调节。随着晶体管的规模减小和/或随着施加到晶体管的电压增加，发生穿通的可能性增加。因此，穿通效应对减小晶体管的规模以及在高压应用中使用晶体管提出了挑战。

附图说明

图1是已知晶体管的截面图。

图2是根据本文公开的教导构造的示例性晶体管的截面图。

图3是根据本文公开的教导构造的另一示例性晶体管的截面图。

图4是表示制造图2的示例性晶体管的示例性方法的流程图。

图5-11示出了图4的示例性方法中的阶段。

图12是表示制造图3的示例性晶体管的示例性方法的流程图。

图13-22示出了图12的示例性方法中的阶段。

图23是根据本文公开的任何示例的可以包括掩埋栅晶体管的晶圆和管芯的顶视图。

图24是根据本文公开的任何示例的可以包括掩埋栅晶体管的IC器件的截面侧视图。

图25是根据各种示例的可以包括掩埋栅晶体管的IC封装的截面侧视图。

图26是根据本文公开的任何示例的可以包括掩埋栅晶体管的IC器件组件的截面侧视图。

图27是根据本文公开的任何示例的可以包括掩埋栅晶体管的示例性电气设备的框图。

附图没有按比例绘制。相反，为了清楚起见，可以在附图中放大层和/或区域的厚度。此外，图示的层和/或区域是理想的；应当理解，现实世界中的制造可能导致层和/或区域之间的混合和/或不规则。只要是有益的，在整个附图和随附的书面描述中将使用相同的附图标记指代相同或相似的部分。如在该专利中使用的，任何部分(例如，层、膜、区域或板)以任何方式在(例如，定位于、位于、置于或形成于等)另一部分上的表述表示所引用的部分或者与另一部分接触，或者所引用的部分在另一部分上方，并且一个或多个中间部分位于它们之间。任何部分都与另一部分接触的表述意味着这两个部分之间没有中间部分。

具体实施方式

图1是使用已知技术制造的平面晶体管100的截面图。在图1中，可以基于电位的施加来接通和关断栅极102。当通电时，栅极102产生电场，该电场延伸到半导体材料104中以控制半导体材料104的电导率。当将电场施加到半导体材料104时，在源极区108和漏极区110之间激活沟道(由虚线106表示)，以允许电流在它们之间流动。沟道通常在半导体材料104的靠近极化层112的表面中的半导体材料104内的厚度小于约4纳米的区域中形成。该薄区域内的沟道有时被称为二维(2D)电子气。