[发明专利]移位寄存器单元、栅极驱动电路及其驱动方法以及显示装置

权利要求书

1.一种移位寄存器单元，包括：

复位子电路，用于接收复位信号；以及

n个输出子电路，分别从不同的时钟信号端接收时钟信号并向不同的输出信号端发送输出信号，n为大于1的整数，

其中，所述复位子电路对所述n个输出子电路进行控制，以及

所述时钟信号和所述复位信号均具有第一沿和滞后于第一沿的第二沿，所述复位信号的第一沿滞后于或同步于当前周期中最晚接收的时钟信号的第二沿，并且领先于或同步于最早接收的时钟信号的下一周期的第一沿。

2.根据权利要求1所述的移位寄存器单元，还包括：

输入子电路，用于接收输入信号；以及

控制子电路，用于接收高电平信号和低电平信号，并对所述n个输出子电路的输出进行控制。

3.根据权利要求2所述的移位寄存器单元，其中，

所述输入子电路的第一端从输入信号端接收输入信号，第二端连接到上拉节点，

所述控制子电路的第一端接收高电平信号，第二端连接上拉节点，第三端接收低电平信号，第四端连接下拉节点，

所述复位子电路的第一端连接所述复位信号端，第二端连接上拉节点，第三端接收低电平信号，以及

所述n个输出子电路中的每个输出子电路的第一端连接对应的时钟信号端，第二端连接上拉节点，第三端连接下拉节点，第四端接收低电平信号，第五端连接对应的输出信号端。

4.根据权利要求3所述的移位寄存器单元，其中，

所述输入子电路包括第一晶体管，第一晶体管的源极和漏极之一与第一晶体管的栅极并联成所述输入子电路的第一端，第一晶体管的源极和漏极中的另一个作为所述输入子电路的第二端，

所述复位子电路包括第二晶体管，第二晶体管的源极和漏极分别作为所述复位子电路的第二端和第三端，第二晶体管的栅极作为复位子电路的第一端，

所述控制子电路包括第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管，其中，第四晶体管的源极和漏极之一、第四晶体管的栅极与第六晶体管的源极和漏极之一并联成所述控制子电路的第一端，第三晶体管的源极和漏极之一、第五晶体管的栅极与第七晶体管的栅极并联成所述控制子电路的第二端，第三晶体管的源极和漏极中的另一个、第五晶体管的源极和漏极之一与第七晶体管的源极和漏极之一并联成所述控制子电路的第三端，第三晶体管的栅极、第六晶体管的源极和漏极中的另一个与第七晶体管的源极和漏极中的另一个并联成所述控制子电路的第四端，以及第四晶体管的源极和漏极中的另一个与第六晶体管的栅极一起连接到第五晶体管的源极和漏极中的另一个，

所述n个输出子电路中的每一个输出子电路包括第八晶体管和第九晶体管，第八晶体管的源极和漏极之一作为所述输出子电路的第一端，第八晶体管的栅极作为所述输出子电路的第二端，第九晶体管的栅极作为所述输出子电路的第三端，第九晶体管的源极和漏极之一作为所述输出子电路的第四端，第八晶体管的源极和漏极中的另一个与第九晶体管的源极和漏极中的另一个并联成所述输出子电路的第五端。

5.根据权利要求4所述的移位寄存器单元，其中，

所述n个输出子电路中的至少一个输出子电路还包括电容，所述电容连接在相应输出子电路的第二端与第五端之间。

6.一种栅极驱动电路，包括多个级联的根据权利要求1-5中的任一项所述的移位寄存器单元，其中，

所述栅极驱动电路具有2k个时钟信号，所述2k个时钟信号按顺序依次循环提供到所述多级移位寄存器单元的各个时钟信号端，以为每级移位寄存器单元中的各个输出子电路提供对应的时钟信号，其中，k为正整数，且n小于或等于k+1，以及

每一级移位寄存器单元接收来自其后的一级移位寄存器单元中的n个输出子电路之一的输出信号，作为复位信号。

7.根据权利要求6所述的栅极驱动电路，其中，每一级移位寄存器单元接收来自其后第i级到第j级移位寄存器单元之一的输出信号，作为复位信号，其中，i等于j等于其中，为上取整函数。