[发明专利]移位寄存器单元、栅极驱动电路及其驱动方法以及显示装置

说明书

本公开提供了一种移位寄存器单元、栅极驱动电路及其驱动方法以及显示装置。所述移位寄存器单元包括：复位子电路，从复位信号端接收复位信号；以及n个输出子电路，分别从不同的时钟信号端接收时钟信号并向不同的输出信号端发送输出信号，n为大于1的整数。所述复位子电路对所述n个输出子电路进行控制。所述时钟信号和所述复位信号均具有第一沿和滞后于第一沿的第二沿，所述复位信号的第一沿滞后于或同步于当前周期中最晚接收的时钟信号的第二沿，并且领先于或同步于最早接收的时钟信号的下一周期的第一沿。

技术领域

本公开涉及显示领域，具体地涉及一种移位寄存器单元、栅极驱动电路及其驱动方法以及显示装置。

背景技术

常规的栅极驱动电路包括多个级联的移位寄存器单元，其中，每一级移位寄存器单元控制一行栅线。然而，这种栅极驱动电路的占用空间相对较大，不利于实现具有更窄边框的显示面板。

发明内容

本公开提出了一种移位寄存器单元、栅极驱动电路及其驱动方法以及显示装置。

根据本公开的一个方面，提出了一种移位寄存器单元。所述移位寄存器单元包括：复位子电路，从复位信号端接收复位信号；以及n个输出子电路，分别从不同的时钟信号端接收时钟信号并向不同的输出信号端发送输出信号，n为大于1的整数。所述复位子电路对所述n个输出子电路进行控制。所述时钟信号和所述复位信号均具有第一沿和滞后于第一沿的第二沿，所述复位信号的第一沿滞后于或同步于当前周期中最晚接收的时钟信号的第二沿，并且领先于或同步于最早接收的时钟信号的下一周期的第一沿。

在一个实施例中，所述移位寄存器单元还包括：输入子电路，用于接收输入信号；以及控制子电路，用于接收高电平信号VDD和低电平信号VSS，并对所述n个输出子电路的输出进行控制。

在一个实施例中，所述输入子电路的第一端从输入信号端接收输入信号，第二端连接到上拉节点。所述控制子电路的第一端接收高电平信号VDD，第二端连接上拉节点，第三端接收低电平信号VSS，第四端连接下拉节点。所述复位子电路的第一端连接所述复位信号端，第二端连接上拉节点，第三端接收低电平信号VSS。所述n个输出子电路中的每个输出子电路的第一端连接对应的时钟信号端，第二端连接上拉节点，第三端连接下拉节点，第四端接收低电平信号VSS，第五端连接对应的输出信号端。

在一个实施例中，所述输入子电路包括第一晶体管T1，T1的源极和漏极之一与T1的栅极并联成所述输入子电路的第一端，T1的源极和漏极中的另一个作为所述输入子电路的第二端。所述复位子电路包括第二晶体管T2，T2的源极和漏极分别作为所述复位子电路的第二端和第三端，T2的栅极作为复位子电路的第一端。所述控制子电路包括第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7，其中，T4的源极和漏极之一、T4的栅极与T6的源极和漏极之一并联成所述控制子电路的第一端，T3的源极和漏极之一、T5的栅极与T7的栅极并联成所述控制子电路的第二端，T3的源极和漏极中的另一个、T5的源极和漏极之一与T7的源极和漏极之一并联成所述控制子电路的第三端，T3的栅极、T6的源极和漏极中的另一个与T7的源极和漏极中的另一个并联成所述控制子电路的第四端，以及T4的源极和漏极中的另一个与T6的栅极一起连接到T5的源极和漏极中的另一个。所述n个输出子电路中的每一个输出子电路包括第八晶体管和第九晶体管，第八晶体管的源极和漏极之一作为所述输出子电路的第一端，第八晶体管的栅极作为所述输出子电路的第二端，第九晶体管的栅极作为所述输出子电路的第三端，第九晶体管的源极和漏极之一作为所述输出子电路的第四端，第八晶体管的源极和漏极中的另一个与第九晶体管的源极和漏极中的另一个并联成所述输出子电路的第五端。

在一个实施例中，所述n个输出子电路中的至少一个输出子电路还包括电容。所述电容连接在相应输出子电路的第二端与第五端之间。