[发明专利]半导体存储装置及其数据读出方法

权利要求书

1.一种半导体存储装置，其特征在于，包括：

列选择电路，基于列选择信号在从存储单元阵列所读出的数据中选择n位的数据，且将所选择的所述数据输出至n位的数据总线；

感测电路，回应激活信号以感测所述数据总线的n位的数据；

输出电路，回应与外部供给的串列时脉信号同步的内部时脉信号，而从所述感测电路所感测的n位的数据中选择m位的数据，且使所选择的所述m位的数据从输出端子输出；

验证电路，将所述感测电路所感测的数据与从所述输出电路输出的数据进行比较，以验证读出数据的正误；

其中，m是1以上的整数且n≧m，相关于所述激活信号的1周期有n/m个周期的内部时脉信号被产生。

2.如权利要求1所述的半导体存储装置，其特征在于，

所述验证电路验证以从所述列选择信号所视的最远端的读出数据的正误。

3.如权利要求1所述的半导体存储装置，其特征在于，更包括：

时序控制电路，基于所述验证电路的验证结果而控制所述激活信号的时序。

4.如权利要求3所述的半导体存储装置，其特征在于，

当所述验证电路验证所述读出数据为错误时，所述时序控制电路以将所述感测电路的开始感测时间提早的方式，而控制所述激活信号的时序。

5.如权利要求1所述的半导体存储装置，其特征在于，

所述输出电路包括转换电路，回应所述内部时脉信号而将并列输入的数据转换为串列数据。

6.如权利要求1所述的半导体存储装置，其特征在于，

所述验证电路包括复制电路，所述复制电路是将页缓冲器、差动感测放大器及输入/输出电路的一部分加以复制而得。

7.如权利要求1所述的半导体存储装置，其特征在于，

所述验证电路更包括用以判定读出数据是否正确的判定电路；所述判定电路接收第一数据及第二数据，所述第一数据为所述感测电路的感测输出，而所述第二数据为所述感测输出经过所述输出电路的一第一正反器延迟后的输出。

8.如权利要求7所述的半导体存储装置，其特征在于，

更包括一第二正反器，由一判定时脉信号触发以接收判定电路的输出，所述判定时脉信号为经过延迟的所述内部时脉信号。

9.一种半导体存储装置的数据读出方法，其特征在于，包括：

基于行地址选择存储单元阵列的页数据；

基于列选择信号从所述页数据中选择n位的数据，且将所选择的所述n位的数据输出至n位的数据总线；

回应激活信号以感测所述数据总线上的n位的数据；

回应与外部供给的串列时脉信号同步的内部时脉信号，从所感测的所述n位的数据中选择m位的数据，且使所选择的所述m位的数据从输出端子输出；

将所述所感测的数据与从所述输出端子输出的数据进行比较，以验证读出数据的正误；

其中，m是1以上的整数且n≧m，相关于所述激活信号的1周期有n/m个周期的内部时脉信号被产生。

10.如权利要求9所述的半导体存储装置的数据读出方法，其特征在于，更包括：

当所述验证判定所述读出数据错误时，则控制所述激活信号的时序。