[发明专利]晶体管、显示基板、显示装置及其制造方法

说明书

本公开提供了一种晶体管、显示基板、显示装置及其制造方法，属于半导体领域。其中的晶体管包括半导体结构，所述半导体结构包括：源极区和漏极区；沟道区，位于所述源极区和所述漏极区之间，被构造为在所述晶体管的开态下提供所述源极区和所述漏极区之间的载流子迁移通路；俘获区，至少部分地嵌入所述沟道区，被构造为在所述晶体管的关态下俘获在所述源极区和所述漏极区之间迁移的载流子。基于俘获区嵌入沟道区的设计，本公开能够利用俘获区对形成关态漏电流的迁移载流子起到束缚作用，因而能够降低晶体管的关态漏电流，有助于提升相关器件和产品的性能。

技术领域

本公开涉及半导体领域，特别涉及一种晶体管、显示基板、显示装置及其制造方法。

背景技术

理想的开关元件应当在关态时具有无穷大的开关电阻，使得开关触点之间的漏电流为零。然而在现实场景下，开关元件总不可避免地具有一定的关态漏电流，这一缺陷可能会对产品性能造成不利影响。例如，显示装置中使用晶体管控制每个像素内显示数据的写入和保持，晶体管在关态下的漏电流会使像素无法长久保持显示状态，导致显示装置必须在一定频率以上进行画面的刷新，使得显示产品在显示静态画面时具有高功耗。而且，关态漏电流的存在还会劣化像素在每个显示帧内保持显示状态的能力，导致画面显示质量的下降。

发明内容

本公开提供一种晶体管、显示基板、显示装置及其制造方法，有助于降低降低晶体管的关态漏电流，提升相关器件和产品的性能。

第一方面，本公开提供了一种晶体管，所述晶体管包括半导体结构，所述半导体结构包括：

源极区和漏极区；

沟道区，位于所述源极区和所述漏极区之间，被构造为在所述晶体管的开态下提供所述源极区和所述漏极区之间的载流子迁移通路；

俘获区，至少部分地嵌入所述沟道区，被构造为在所述晶体管的关态下俘获在所述源极区和所述漏极区之间迁移的载流子。

在一种可能的实现方式中，所述俘获区将所述沟道区分隔为至少两个相互分离的子沟道区。

在一种可能的实现方式中，所述俘获区包括至少两个相互分离的子俘获区，所述至少两个相互分离的子俘获区分别嵌入所述沟道区。

在一种可能的实现方式中，所述俘获区与所述沟道区的半导体基质材料不同。

在一种可能的实现方式中，所述源极区和所述漏极区中的至少一个与所述俘获区之间具有相同的半导体基质材料和掺杂状态。

在一种可能的实现方式中，所述源极区、所述漏极区、所述沟道区和所述俘获区的半导体基质材料相同。

在一种可能的实现方式中，所述半导体结构为单层的半导体材料薄膜，所述源极区、所述漏极区、所述沟道区和所述俘获区各自占据所述半导体材料薄膜的一部分。

在一种可能的实现方式中，所述半导体结构包括依次层叠的第一半导体层、第二半导体层、第三半导体层和第四半导体层，所述沟道区位于所述第一半导体层和所述第三半导体层中，所述俘获区位于所述第二半导体层中，所述源极区和所述漏极区位于所述第四半导体层中。

在一种可能的实现方式中，所述第一半导体层和所述第三半导体层被所述第二半导体层分隔在两侧。

在一种可能的实现方式中，至少部分所述第二半导体层位于所述源极区和所述第一半导体层之间，和/或，至少部分所述第二半导体层位于所述漏极区和所述第一半导体层之间。

在一种可能的实现方式中，所述沟道区为未经掺杂的氢化非晶硅材料，所述源极区、所述漏极区以及所述俘获区均为N型重掺杂的氢化非晶硅材料。

在一种可能的实现方式中，所述晶体管还包括：

与所述沟道区重叠的栅电极；