[发明专利]移位寄存器单元、其驱动方法、栅极驱动电路及显示装置

说明书

本发明公开了一种移位寄存器单元、其驱动方法、栅极驱动电路及显示装置，该移位寄存器单元包括：输入模块、复位模块、第一防漏电模块和输出模块；由于通过第一防漏电模块将上拉节点的信号提供给第一节点和第二节点，可使同时与第一节点和上拉节点相连的输入模块，同时与上拉节点和第二节点相连的复位模块，以及同时与第一节点、上拉节点和第二节点相连的第一防漏电模块各自的内部电位差均较小，因此，避免了上拉节点通过与其相连的第一防漏电模块、输入模块和复位模块产生漏电流，保证了输出模块信号输出的稳定性。

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器单元、其驱动方法、栅极驱动电路及显示装置。

背景技术

在平板显示面板中，通常通过栅极驱动电路向像素区域的各个薄膜晶体管(ThinFilm Transistor，TFT)的栅极提供栅极开启信号。较佳地，栅极驱动电路可以通过阵列基板行驱动(Gate Driver on Array，GOA)工艺形成在平板显示面板的阵列基板上，这种集成工艺不仅节省了成本，而且可以做到平板显示面板两边对称的美观设计，同时也省去了栅极集成电路(Integrated Circuit，IC)的绑定(Bonding)区域以及扇出(Fan-out)的布线空间，从而可以实现窄边框的设计。

栅极驱动电路由多个级联的移位寄存器单元构成，各级移位寄存器单元用于向与该级移位寄存器单元的信号输出端相连的栅线提供栅极开启信号以开启对应行的像素区域的薄膜晶体管。其中，除第一级移位寄存器单元之外，其余各级移位寄存器单元的信号输入端分别与上一级移位寄存器单元的信号输出端相连。其中各级移位寄存器单元中均包括控制信号输出端输出栅极开启信号的上拉节点，并在上拉节点的电位被进一步拉高时，信号输出端输出栅极开启信号。栅极驱动电路中的薄膜晶体管一般为耗尽型氧化物薄膜晶体管，受耗尽型氧化物薄膜晶体管自身特性限制，若与上拉节点相连的耗尽型氧化物薄膜晶体管的源极和漏极之间的电位差较大，上拉节点会通过这些耗尽型氧化物薄膜晶体管产生漏电现象。

发明内容

有鉴于此，本发明实施例提供一种移位寄存器单元、其驱动方法、栅极驱动电路及显示装置，用以防止上拉节点通过与其相连的晶体管漏电。

因此，本发明实施例提供的一种移位寄存器单元，包括：输入模块、复位模块、第一防漏电模块和输出模块；其中，

所述输入模块与第一信号输入端、第一节点和上拉节点相连，用于在所述第一信号输入端的控制下将所述第一信号输入端的信号经所述第一节点提供给所述上拉节点；

所述复位模块与第二信号输入端、第一电压输入端、第二节点和所述上拉节点相连，用于在所述第二信号输入端的控制下将所述第一电压输入端的信号经所述第二节点提供给所述上拉节点；

所述第一防漏电模块与所述上拉节点、所述第一节点和所述第二节点相连，用于在所述上拉节点的控制下将所述上拉节点的信号提供给所述第一节点和所述第二节点；

所述输出模块与所述上拉节点、第一时钟信号输入端和信号输出端相连，用于在所述上拉节点的控制下将所述第一时钟信号输入端的信号提供给所述信号输出端。

在一种可能的实现方式中，在本发明实施例提供的上述移位寄存器单元中，所述输入模块，包括：第一开关晶体管；

所述第一开关晶体管的栅极与所述第一信号输入端相连，第一极经所述第一节点与所述第一信号输入端相连，第二极与所述上拉节点相连。

在一种可能的实现方式中，在本发明实施例提供的上述移位寄存器单元中，所述复位模块，包括：第二开关晶体管和第三开关晶体管；其中，

所述第二开关晶体管的栅极与所述第二信号输入端相连，第一极与所述第二节点相连，第二极与所述第一电压输入端相连；

所述第三开关晶体管的栅极与所述第二信号输入端相连，第一极与所述上拉节点相连，第二极与所述第二节点相连。