[发明专利]低压差数字稳压器及其稳压方法

权利要求书

1.一种低压差数字稳压器的稳压方法，其特征在于，包括：

连续输出基准电压和输出电压的比较信号；

根据连续获取的比较信号生成调压信号；

判断连续获取的至少2个比较信号是否相同；在第一时间，若连续获取的至少2个比较信号相同，接通第一组晶体管阵列单元对所述基准电压调压，所述第一组晶体管阵列单元根据所述调压信号控制所述第一组晶体管阵列单元晶体管导通数目；在第二时间，若连续获取的至少2个比较信号不相同，接通第二组晶体管阵列单元对所述基准电压调压，所述第二组晶体管阵列单元根据所述调压信号控制所述第二组晶体管阵列单元晶体管导通数目；其中，所述第一组晶体管阵列单元中的晶体管工作电流大于所述第二组晶体管阵列单元中的晶体管工作电流。

2.根据权利要求1所述的低压差数字稳压器的稳压方法，其特征在于，

判断连续获取的至少2个比较信号是否相同，具体包括：

连续对所述比较信号延时至少一个时钟周期，并输出延迟信号；

比较所述比较信号与所述延迟信号，若所述比较信号与所述延迟信号相同，则判断连续获取的至少2个比较信号相同，若所述比较信号与所述延迟信号不相同，则判断连续获取的至少2个比较信号不相同。

3.根据权利要求2所述的低压差数字稳压器的稳压方法，其特征在于，

连续对所述比较信号延时至少一个时钟周期，并输出延迟信号，具体包括：

连续对所述比较信号延时至少两个时钟周期，并输出延迟信号。

4.根据权利要求1所述的低压差数字稳压器的稳压方法，其特征在于，

所述第一组晶体管阵列单元的晶体管、所述第二组晶体管阵列单元的晶体管包括P沟道金属氧化物半导体PMOS晶体管、和/或N沟道金属氧化物半导体NMOS晶体管、和/或薄膜晶体管TFT。

5.一种低压差数字稳压器，其特征在于，包括：

比较单元，用于连续输出基准电压和输出电压的比较信号；

计数、解码单元，用于根据连续获取的比较信号生成调压信号；

至少两组晶体管阵列单元，包括第一组晶体管阵列单元、第二组晶体管阵列单元，所述第一组晶体管阵列单元中的晶体管工作电流大于所述第二组晶体管阵列单元中的晶体管工作电流；

线路切换单元，用于判断连续获取的至少2个比较信号是否相同；在第一时间，若连续获取的至少2个比较信号相同，接通第一组晶体管阵列单元对所述基准电压调压，所述第一组晶体管阵列单元根据所述调压信号控制所述第一组晶体管阵列单元晶体管导通数目；在第二时间，若连续获取的至少2个比较信号不相同，接通第二组晶体管阵列单元对所述基准电压调压，所述第二组晶体管阵列单元根据所述调压信号控制所述第二组晶体管阵列单元晶体管导通数目。

6.根据权利要求5所述的低压差数字稳压器，其特征在于，

所述线路切换单元包括：延迟部、比较部、切换部；

延迟部，用于连续对所述比较信号延时至少一个时钟周期，并输出延迟信号；

比较部，用于比较所述比较信号与所述延迟信号，若所述比较信号与所述延迟信号相同，则判断连续获取的至少2个比较信号相同，若所述比较信号与所述延迟信号不相同，则判断连续获取的至少2个比较信号不相同；

切换部，用于若连续获取的至少2个比较信号相同，接通第一组晶体管阵列单元对所述基准电压调压，所述第一组晶体管阵列单元根据所述调压信号控制所述第一组晶体管阵列单元晶体管导通数目；若连续获取的至少2个比较信号不相同，接通第二组晶体管阵列单元对所述基准电压调压，所述第二组晶体管阵列单元根据所述调压信号控制所述第二组晶体管阵列单元晶体管导通数目；其中，所述第一组晶体管阵列单元中的晶体管工作电流大于所述第二组晶体管阵列单元中的晶体管工作电流。

7.根据权利要求6所述的低压差数字稳压器，其特征在于，

延迟部，用于连续对所述比较信号延时至少两个时钟周期，并输出延迟信号。