[发明专利]低压差数字稳压器及其稳压方法

说明书

本发明是关于一种低压差数字稳压器及其稳压方法，涉及稳压器技术领域，主要解决的技术问题是传统的数字稳压器很难做到响应速度快且输出电压精度高。主要采用的技术方案为：低压差数字稳压器的稳压方法包括：在第一时间，若连续获取的至少2个比较信号相同，所述第一组晶体管阵列单元根据所述调压信号控制所述第一组晶体管阵列单元晶体管导通数目；在第二时间，若连续获取的至少2个比较信号不相同，所述第二组晶体管阵列单元根据所述调压信号控制所述第二组晶体管阵列单元晶体管导通数目；其中，所述第一组晶体管阵列单元中的晶体管工作电流大于所述第二组晶体管阵列单元中的晶体管工作电流。可实现响应速度快且输出电压精度高的功能。

技术领域

本发明涉及稳压器技术领域，特别是涉及一种低压差数字稳压器及其稳压方法。

背景技术

低压差(LDO：Low Dropout Regulator)数字稳压器作为电源管理电路已被广泛应用在便携式电子设备、无线能量传输系统等领域。传统的D-LDO结构数字稳压器，如图1所示，输出电压Vout与基准电压Vref比较后，将比较结果输出到计数器中控制计数器数值的增减，计数器将数值传递给译码器解码，译码器再根据解码的信号控制一组PMOS晶体管阵列的晶体管导通数目来调整输出电压，输出电压Vout再反馈回比较器中与基准电压Vref比较，最终实现数字调控稳压输出。

其中，若PMOS晶体管阵列的晶体管选择较大电流的晶体管，可以快速的达到我们想要的稳定电压，但是控制精度低；若PMOS晶体管阵列的晶体管选择较小电流的晶体管，可以达到较高的控制精度，但是需要的稳定电压的时间较长。传统的数字稳压器很难做到响应速度快且输出电压精度高。

发明内容

有鉴于此，本发明提供一种低压差数字稳压器及其稳压方法，主要解决的技术问题是传统的数字稳压器很难做到响应速度快且输出电压精度高。

为达到上述目的，本发明主要提供如下技术方案：

一方面，本发明的实施例提供一种低压差数字稳压器的稳压方法，包括：

连续输出基准电压和输出电压的比较信号；

根据连续获取的比较信号生成调压信号；

判断连续获取的至少2个比较信号是否相同；在第一时间，若连续获取的至少2个比较信号相同，接通第一组晶体管阵列单元对所述基准电压调压，所述第一组晶体管阵列单元根据所述调压信号控制所述第一组晶体管阵列单元晶体管导通数目；在第二时间，若连续获取的至少2个比较信号不相同，接通第二组晶体管阵列单元对所述基准电压调压，所述第二组晶体管阵列单元根据所述调压信号控制所述第二组晶体管阵列单元晶体管导通数目；其中，所述第一组晶体管阵列单元中的晶体管工作电流大于所述第二组晶体管阵列单元中的晶体管工作电流。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

可选的，前述的低压差数字稳压器的稳压方法，其中判断连续获取的至少2个比较信号是否相同，具体包括：

连续对所述比较信号延时至少一个时钟周期，并输出延迟信号；

比较所述比较信号与所述延迟信号，若所述比较信号与所述延迟信号相同，则判断连续获取的至少2个比较信号相同，若所述比较信号与所述延迟信号不相同，则判断连续获取的至少2个比较信号不相同。

可选的，前述的低压差数字稳压器的稳压方法，其中连续对所述比较信号延时至少一个时钟周期，并输出延迟信号，具体包括：

连续对所述比较信号延时至少两个时钟周期，并输出延迟信号。

可选的，前述的低压差数字稳压器的稳压方法，其中所述第一组晶体管阵列单元的晶体管、所述第二组晶体管阵列单元的晶体管包括P沟道金属氧化物半导体PMOS晶体管、和/或N沟道金属氧化物半导体NMOS晶体管、和/或薄膜晶体管TFT。