[发明专利]阵列基板及其制备方法、显示装置、薄膜晶体管的制备方法

说明书

本发明实施例提供一种阵列基板及其制备方法、显示装置、薄膜晶体管的制备方法，涉及显示技术领域，可解决GOA区设置的电容较小的问题。该阵列基板包括显示区域和GOA区，所述GOA区包括依次层叠设置的半导体图案、第一绝缘图案、第一金属图案、第二绝缘图案和第二金属图案；其中，所述第一金属图案穿过所述第一绝缘图案上的过孔与所述半导体图案电连接，或者所述第二金属图案穿过所述第一绝缘图案和所述第二绝缘图案上的过孔与所述半导体图案电连接。

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置、薄膜晶体管的制备方法。

背景技术

目前，常将栅极驱动电路(Gate On Array，简称GOA)制作在阵列基板上，这样不仅可以减少制作程序，降低成本，且由于不需要栅极驱动芯片(Integrate Circuit，简称IC)，因而可以提高阵列基板的集成度。

现有技术中，栅极驱动电路包括电容和薄膜晶体管(Thin Film Transistor，简称TFT)，通过设置在GOA区(设置栅极驱动电路的区域)的电容和薄膜晶体管来控制显示区域(A-A区)的栅线(Gate)逐行扫描。其中，如图1(a)所示，GOA区包括层叠设置在衬底基板10上的第一金属图案201、第一绝缘图案301和第二金属图案401，通过第一金属图案201和第二金属图案401形成电容。如图1(b)所示，GOA区的电容C＝C1。

然而，由于GOA区中第一金属图案201和第二金属图案401形成的电容较小，因而会延长显示区域TFT的打开和关闭时间，从而影响了显示画面快速准确地输出。

发明内容

本发明的实施例提供一种阵列基板及其制备方法、显示装置、薄膜晶体管的制备方法，可解决GOA区设置的电容较小的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种阵列基板，包括显示区域和GOA区，其特征在于，所述GOA区包括依次层叠设置的半导体图案、第一绝缘图案、第一金属图案、第二绝缘图案和第二金属图案；其中，所述第一金属图案穿过所述第一绝缘图案上的过孔与所述半导体图案电连接，或者所述第二金属图案穿过所述第一绝缘图案和所述第二绝缘图案上的过孔与所述半导体图案电连接。

优选的，所述显示区域包括薄膜晶体管；所述薄膜晶体管包括依次设置的有源层图案、栅绝缘层、栅极、层间介电层和源漏极，所述源漏极穿过所述层间介电层和所述栅绝缘层上的过孔与所述有源层图案电连接；其中，所述有源层图案与所述半导体图案、所述栅绝缘层和所述第一绝缘图案、所述栅极与所述第一金属图案、所述层间介电层与所述第二绝缘图案以及所述源漏极与所述第二金属图案中的至少一组同层同材料。

优选的，所述半导体图案为被掺杂的半导体图案。

第二方面，提供一种显示装置，包括上述的阵列基板。

第三方面，提供一种阵列基板的制备方法，包括：在衬底基板上形成半导体层，所述半导体层包括位于显示区域的有源层图案和位于GOA区的半导体图案；在所述半导体层上依次形成第一绝缘层、第一金属层、第二绝缘层和第二金属层；所述第一金属层包括位于所述显示区域的栅极和位于所述GOA区的第一金属图案；所述第二金属层包括位于所述显示区域的源漏极和位于所述GOA区域的第二金属图案；所述第一绝缘层包括位于所述显示区域的栅绝缘层和位于所述GOA区的第一绝缘图案；所述第二绝缘层包括位于所述显示区域的层间介电层和位于所述GOA区的第二绝缘图案；其中，所述源漏极穿过所述栅绝缘层和所述层间介电层上的过孔与所述有源层图案电连接；所述第一金属图案穿过所述第一绝缘图案上的过孔与所述半导体图案电连接，或者所述第二金属图案穿过所述第二绝缘图案和所述第一绝缘图案上的过孔与所述半导体图案电连接。

优选的，所述制备方法还包括：在所述半导体层上形成所述第一金属层之前，对所述半导体图案进行掺杂。