[发明专利]半导体封装装置及其制造方法

说明书

本发明提供一种半导体封装装置及其制造方法。所述半导体封装装置包含衬底、屏蔽壁和封装主体。所述衬底具有顶部表面。所述屏蔽壁安置在所述顶部表面上。所述屏蔽壁具有导电主体以及从所述导电主体中延伸的多个突出部分。所述封装主体囊封所述屏蔽壁。

技术领域

本发明涉及半导体封装装置及其制造方法，并且涉及包含屏蔽元件的半导体封装装置及其制造方法。

背景技术

在至少部分地由针对增强处理速度和较小尺寸的需求的驱动下，半导体装置已变得越来越复杂。增强的处理速度倾向于涉及更高的时钟速度，这可以涉及信号电平之间的更频繁的转换，这继而可以引起在较高频率或较短波长处的较高电平的电磁发射。电磁发射可从源半导体装置中辐射，并且可入射到邻近半导体装置上。如果邻近半导体装置处的电磁发射的电平足够高，那么这些发射可不利地影响邻近半导体装置的操作。此现象有时被称为电磁干扰(EMI)。较小尺寸的半导体装置可通过在总电子系统内提供较高密度的半导体装置而加重EMI，并且因此加重邻近半导体装置处的较高电平的不希望的电磁发射。减少EMI的一种方式是通过使用隔室屏蔽件分离两个电子组件。然而，隔室屏蔽件可能由银或铜制成，这将增大制造半导体封装装置的成本。

发明内容

在本发明的一或多个实施例中，半导体封装装置包含衬底、屏蔽壁和封装主体。衬底具有顶部表面。屏蔽壁安置在顶部表面上。屏蔽壁具有导电主体以及从导电主体中延伸的多个突出部分。封装主体囊封屏蔽壁。

在本发明的一或多个实施例中，半导体封装装置包含衬底、屏蔽壁和封装主体。衬底具有上表面。屏蔽壁安置在衬底的上表面上。屏蔽壁具有上表面并且限定多个通孔以暴露衬底的上表面。封装主体囊封屏蔽壁。

在本发明的一或多个实施例中，半导体封装装置包含衬底、封装主体和导电主体。衬底具有顶部表面。封装主体安置在衬底的顶部表面上。导电主体安置在衬底的顶部表面上并且通过封装主体囊封。导电主体包含导电柱的第一集合。在衬底的顶部表面上的导电柱的第一集合的一个导电柱的投影面积大于从封装主体中暴露的一个导电柱的面积。

在本发明的一或多个实施例中，半导体封装装置包含衬底、屏蔽壁和封装主体。屏蔽壁安置在衬底上。屏蔽壁包含邻近于彼此安置的多个导电部件。导电部件中的一个包含核心、覆盖核心的内层和覆盖内层的外层。封装主体安置在衬底上并且覆盖屏蔽壁。封装主体包含第一部分以及通过屏蔽壁与第一部分分离的第二部分。

附图说明

图1A说明根据本发明的一些实施例的半导体封装装置的截面图。

图1B说明根据本发明的一些实施例的半导体封装装置的俯视图。

图1C说明根据本发明的一些实施例的屏蔽壁的俯视图。

图1D说明根据本发明的一些实施例的屏蔽壁的俯视图。

图1E说明根据本发明的一些实施例的屏蔽壁的俯视图。

图1F说明根据本发明的一些实施例的屏蔽壁的俯视图。

图1G说明根据本发明的一些实施例的屏蔽壁的俯视图。

图1H说明根据本发明的一些实施例的屏蔽壁的模拟结果。

图2A说明根据本发明的一些实施例的半导体封装装置的俯视图和屏蔽壁的一部分的放大视图。

图2B说明根据本发明的一些实施例的屏蔽壁的侧视图。

图2C说明根据本发明的一些实施例的屏蔽壁的模拟结果。

图3A说明根据本发明的一些实施例的半导体封装装置的俯视图和屏蔽壁的一部分的放大视图。

图3B说明根据本发明的一些实施例的屏蔽壁的侧视图。

图4A说明根据本发明的一些实施例的半导体封装装置的俯视图。