[发明专利]掩模板及制备方法、膜层制备方法和封装结构

说明书

本发明属于显示技术领域，具体涉及一种掩模板、掩模板的制备方法、膜层制备方法和封装结构。该掩模板至少划分为透过区和遮挡区，其包括基体，在所述遮挡区邻接所述透过区的边缘、在垂直于所述基体的方向上设置有凸块，所述凸块在靠近透过区处的高度大于远离透过区处的高度。采用该掩模板，能有效防止气相沉积物断裂物脱落，降低脱落物污染基板，减小沉积阴影；同时还延长了掩模板在一个蒸镀周期内的更换时间，进一步提高产能，降低成本；从而，该封装结构在保持开口率不变条件下使得第一无机膜层和第二无机膜层的对位裕量进一步提升，提升薄膜封装、尤其是侧面封装的信赖性。

技术领域

本发明属于显示技术领域，具体涉及一种掩模板、掩模板的制备方法、膜层制备方法和封装结构。

背景技术

OLED(Organic Light-Emitting Diode:有机发光二极管)显示装置是目前常用的平板显示装置之一。薄膜封装(Thin Film Encapsulation，简称TFE)是实现OLED显示的关键技术。在柔性OLED制程中，需要在OLED器件的有机材料蒸镀完成之后，进行隔绝水氧的封装工艺。

在封装工艺中，为了降低水氧透过率(Water Oxygen Vapor Transmission，简称WVTR)，广泛采纳第一无机膜层+有机膜层+第二无机膜层的叠层封装。如图1A和图1B所示为目前掩模板(Mask)的俯视图和剖视图。但是，如图2所示，这种掩模板在化学气相沉积(Chemical Vapor Deposition，简称CVD)工艺中不可避免的会在边缘区域形成沉积物2，造成沉积阴影21(Shadow，即实际沉积边界超过掩模板边界的区)，同时受气相沉积工艺能力与掩模板制作精度限制，第一无机膜层和第二无机膜层沉积的掩模板采用相同掩模板设计，阴影边叠加掩模板对位精度偏差导致水氧进入风险急剧上升。随着掩模板对位工艺波动恶化，再者遮挡区的气相沉积物脱落风险随蒸镀时间增加，脱落物或异物会直接刺穿封装膜层导致薄膜封装失效，进一步恶化薄膜封装信赖性。另外，沉积物脱落的增多缩短了掩模板的清洗周期(Clean cycle)，降低产能，增加了生产成本。

发明内容

本发明所要解决的技术问题是针对现有技术中上述不足，提供一种掩模板、掩模板的制备方法、膜层制备方法和封装结构，减小沉积阴影，有效避免因工艺流程导致的封装膜层对位偏差。

解决本发明技术问题所采用的技术方案是该掩模板，所述掩模板至少划分为透过区和遮挡区，所述掩模板包括基体，在所述遮挡区邻接所述透过区的边缘、垂直于所述基体所在平面的方向上设置有凸块，所述凸块在靠近所述透过区处的高度大于远离所述透过区处的高度。

优选的是，所述凸块向所述透过区延伸、并部分悬空设置在所述透过区。

优选的是，在从所述遮挡区指向所述透过区的方向上，所述凸块向所述透过区悬空延伸的尺寸范围为所述凸块的整体尺寸的1/4-1/2。

优选的是，所述凸块的高度在从所述透过区指向所述遮挡区的方向上逐渐减小。

优选的是，所述凸块在垂直于所述基体所在平面的、由所述透过区指向所述遮挡区方向的截面形状为梯形或三角形。

一种掩模板的制备方法，包括形成透过区和遮挡区的步骤，基体在所述遮挡区邻接所述透过区的边缘、垂直于所述基体所在平面的方向上形成凸块，所述凸块在靠近所述透过区处的高度大于远离所述透过区处的高度。

优选的是，所述凸块的高度在从所述透过区指向所述遮挡区的方向上逐渐减小。

优选的是，包括步骤：

通过构图工艺，使基块对应着所述凸块的区域的高度大于对应着所述遮挡区未设置所述凸块的区域的高度，且在对应着所述凸块的区域形成高度为由对应着所述透过区的区域向对应着所述遮挡区未设置所述凸块的区域逐渐减小的斜坡结构；