[发明专利]一种CPLD-FPGA版本、阶段信息三状态显示模块化实现方法在审

专利信息
申请号: 201810008191.4 申请日: 2018-01-04
公开(公告)号: CN108536565A 公开(公告)日: 2018-09-14
发明(设计)人: 季冬冬 申请(专利权)人: 郑州云海信息技术有限公司
主分类号: G06F11/32 分类号: G06F11/32
代理公司: 济南信达专利事务所有限公司 37100 代理人: 张靖
地址: 450000 河南省郑州市*** 国省代码: 河南;41
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 阶段信息 状态显示模块 版本信息 硬件成本 不一致 模块化设计 显示服务器 版本显示 三种状态 数目增加 显示阶段 显示状态 项目需求 信息状态 有效电平 有效解决 常亮 点亮 定频 服务器 芯片 闪烁 移植 应用 矛盾
【权利要求书】:

1.一种CPLD-FPGA版本、阶段信息三状态显示模块化实现方法,其特征在于,所述方法通过FSM控制LED的显示状态,每个LED显示三种信息状态:常灭、定频闪烁以及常亮三种状态,通过LED显示状态的组合,显示服务器的CPLD-FPGA阶段信息和版本信息。

2.根据权利要求1所述的一种CPLD-FPGA版本、阶段信息三状态显示模块化实现方法,其特征在于,所述LED的数目为3或4个,其中,一个LED显示服务器EVT、DVT、PVT阶段信息,剩余的LED显示版本信息。

3.根据权利要求2所述的一种CPLD-FPGA版本、阶段信息三状态显示模块化实现方法,其特征在于,所述方法通过顶层例化模块及定义端口,实现模块化设计。

4.根据权利要求3所述的一种CPLD-FPGA版本、阶段信息三状态显示模块化实现方法,其特征在于,所述方法采用参数化端口设计。

5.根据权利要求4所述的一种CPLD-FPGA版本、阶段信息三状态显示模块化实现方法,其特征在于,所述参数化端口设计,通过参数定义LED个数实现同一版代码能够兼容3个或4个LED。

6.根据权利要求5所述的一种CPLD-FPGA版本、阶段信息三状态显示模块化实现方法,其特征在于,所述方法通过在模块声明处使用参数化传递,通过#(parameterLED_Width=…)声明LED个数,将该参数传递到模块中,通过LED_Width决定输出LED端口的位宽。

7.根据权利要求4所述的一种CPLD-FPGA版本、阶段信息三状态显示模块化实现方法,其特征在于,所述参数化端口设计,通过参数定义点亮LED的有效电平。

8.根据权利要求7所述的一种CPLD-FPGA版本、阶段信息三状态显示模块化实现方法,其特征在于,所述方法通过在模块声明处使用参数化传递,通过#(parameterAvailable_Level=…)声明点亮LED的有效电平,将该参数传递到模块中,通过Available_Level决定点亮LED的有效电平。

9.根据权利要求1-8任一所述的一种CPLD-FPGA版本、阶段信息三状态显示模块化实现方法,其特征在于,所述方法通过Verilog硬件描述语言设计LED三状态显示模块:

首先,根据项目信息输入CPLD-FPGA的阶段信息与版本信息;

然后,功能模块根据输入信息控制LED的状态;

最后,将该LED控制信号输出到相应LED控制端,并控制LED状态。

10.根据权利要求9所述的一种CPLD-FPGA版本、阶段信息三状态显示模块化实现方法,其特征在于,所述FSM采用Gray码设计。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于郑州云海信息技术有限公司,未经郑州云海信息技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201810008191.4/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top