[发明专利]非易失性双稳态触发器单调计数器及其实施方法

权利要求书

1.一种单调计数器，其特征在于，包括：

多个级，分别对应于所述单调计数器的多个计数比特，

其中所述多个级中的至少一个是包括多个非易失性双稳态触发器的非易失性双稳态触发器计数器，每一所述非易失性双稳态触发器包括一对非易失性存储胞元，

其中所述多个级中的所述至少一个包括：

所述多个非易失性双稳态触发器，被串联连接且分别输出多个位，所述串联连接的非易失性双稳态触发器中的最末一个的反相输出连接到所述串联连接的非易失性双稳态触发器中的第一个；

互斥或闸，接收所述多个非易失性双稳态触发器位并输出计数比特。

2.根据权利要求1所述的单调计数器，其特征在于，所述非易失性双稳态触发器计数器是詹森环形计数器。

3.根据权利要求1所述的单调计数器，其特征在于，所述一对非易失性存储胞元选自电阻式随机存取存储胞元、导电桥接随机存取存储胞元、磁阻式随机存取存储胞元、铁电式随机存取存储胞元、及相变存储胞元。

4.根据权利要求1所述的单调计数器，其特征在于，所述多个级中的所述至少一个对应于所述单调计数器的所述多个计数比特中的最低有效比特。

5.根据权利要求4所述的单调计数器，其特征在于，所述非易失性双稳态触发器环形计数器中所包含的所述多个非易失性双稳态触发器包括由M除以P所确定数目的非易失性双稳态触发器，其中M是所述单调计数器被配置成能够进行计数的最大计数数目，且P是非易失性双稳态触发器的寿命中程序化/抹除回圈的估计数目。

6.根据权利要求4所述的单调计数器，其特征在于，所述多个级中的所述至少一个进一步包括：

检测器，连接到所述互斥或闸以接收所述计数比特，回应于确定出所述计数比特从逻辑值“1”转变成“0”来输出触发信号；以及

递增脉冲产生器，回应于接收到所述触发信号来将递增脉冲输出到下一较高次序的级。

7.根据权利要求1所述的单调计数器，其特征在于，所述非易失性双稳态触发器中的每一个包括：

双稳态触发器区段，包括一对节点，所述一对节点具有一对相反的逻辑数据值；以及

非易失性区段，包括分别连接到所述一对节点的所述一对非易失性存储胞元。

8.根据权利要求7所述的单调计数器，其特征在于，所述单调计数器耦合到控制器，所述单调计数器被配置成：

响应于由所述控制器发出的写入脉冲，将所述双稳态触发器区段的所述一对节点上的所述一对相反的逻辑数据值分别写入到所述一对非易失性存储胞元中，且

响应于由所述控制器发出的读取脉冲，读取所述一对非易失性存储胞元中所存储的逻辑数据值并将从所述一对非易失性存储胞元读取的所述逻辑数据值传递到所述双稳态触发器区段的所述一对节点。

9.根据权利要求1所述的单调计数器，其特征在于，所述单调计数器包括分别对应于m个计数比特的m个级，

对于计数比特MC[i]，其中i＝0、1、…、m-1，如果2^m-i大于P，其中P是非易失性双稳态触发器的寿命中程序化/抹除回圈的估计数目，则与计数比特MC[i]对应的级包括2^m-i/P个非易失性双稳态触发器。

10.根据权利要求1所述的单调计数器，其特征在于，进一步包括：

m个级，分别输出m个中间比特MC’[(m-1)：0]，其中m是正奇数；以及

输出控制电路，包括至少一个多路复用器，所述至少一个多路复用器被配置成接收中间比特MC’[(m-1)/2]作为多路复用器控制，并基于所述中间比特MC’[(m-1)/2]来选择中间比特MC’[i]及MC’[m-1-i]中的一个以作为所述单调计数器的计数比特MC[i]或MC[m-1-i]进行输出，其中i是整数且0≤i＜(m-1)/2。