[发明专利]一种具有抗单粒子瞬态效应的缓冲器

说明书

本发明公开了一种具有抗单粒子瞬态效应的缓冲器，包括：依次连接多级的反相器，所有反相器均包括三个PMOS管和三个NMOS管；其中：第一PMOS管的源端接VDD；第一PMOS管的漏端接第二PMOS管的源端和第一NMOS管的漏端，这一节点记为第一输出节点；第二PMOS管的漏端接第三PMOS管的源端和第二NMOS管的漏端；第三PMOS管的漏端接第三NMOS3管的漏端，记为第二输出节点；第一、第二与第三NMOS管的源端均接VSS；第一级反相器三个PMOS管和三个NMOS管的栅端都接输入n1；上一级反相器的第一输出节点接下一级反相器中三个PMOS管的栅端，上一级反相器的第二输出节点接下一级反相器中三个NMOS管的栅端。该缓冲器可以避免单粒子瞬态效应对整个电路的影响，从而提高稳定性。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种具有抗单粒子瞬态效应的缓冲器。

背景技术

我国航天事业飞速发展，然而在外层空间中各种辐射环境的作用下，航天器的集成电路中将会发生辐照效应，从而导致航天器故障。因此对先进集成电路抗辐照技术的研究需求十分迫切。当集成电路工作在空间辐射环境时，高能粒子入射半导体器件的敏感区域后将导致半导体材料内部发生电离，并在其轨迹上沉积电荷，这些电荷被器件电极收集，造成器件和电路发生瞬时性或永久性的故障，该现象称为单粒子效应(Single-EventEffect，SEE)。随着半导体器件尺寸的逐渐缩小，集成电路的密度日益增大，集成电路单粒子效应己成为影响空间电子系统可靠性最重要的问题之一，并引起国内外广泛关注。

集成电路单粒子效应包括单粒子瞬态效应、单粒子翻转、单粒子闩锁等。其中，单粒子瞬态效应(Single Event Transient，SET)尤其重要，它会造成器件电压和电流的瞬时扰动，并诱发其他单粒子效应。

目前主流的抗单粒子效应方法是采用SOI工艺、空间冗余电路等设计方法，这些方法的成本普遍较高。

随着半导体工艺的不断进步，外层空间的辐照效应对集成电路的影响愈发严重，应用于航天器的集成电路的设计面临着很大的问题和挑战，缓冲器是集成电路中常用的电路结构，提高缓冲器的抗单粒子瞬态效应的能力对于提高集成电路的抗辐射能力有很大的积极作用。

目前主要有如下两种缓冲器：

方案一：以传统的反相器作为基本单元，组成缓冲器，其电路结构如图1所示。该方案的缺陷在于：当输出为低电平时，PMOS管断开，粒子轰击PMOS管的漏端时，如果粒子能量足够大，将会迅速产生由低到高的SET脉冲。

方案二：由两个串联的PMOS和NMOS联接成基本反相器单元，组成缓冲器，其电路结构如图2所示。输出为低电平时，PMOS0和PMOS1均断开，对PMOS1的漏端进行轰击，发现脉冲宽度减小，得到改善，以此来提高反相器的抗辐照能力。该方案的缺陷在于：当输出为高电平时，PMOS管导通，对PMOS1的漏端进行轰击，如果粒子能量足够大，将会迅速产生由高到低的SET脉冲。

发明内容

本发明的目的是提供一种具有抗单粒子瞬态效应的缓冲器，可以避免单粒子瞬态效应对整个电路的影响，从而提高稳定性。

本发明的目的是通过以下技术方案实现的：

一种具有抗单粒子瞬态效应的缓冲器，包括：依次连接多级的反相器，所有反相器的结构相同，均包括三个PMOS管和三个NMOS管；其中：

第一PMOS管的源端接VDD；第一PMOS管的漏端接第二PMOS管的源端和第一NMOS管的漏端，这一节点记为第一输出节点；第二PMOS管的漏端接第三PMOS管的源端和第二NMOS管的漏端；第三PMOS管的漏端接第三NMOS3管的漏端，记为第二输出节点；第一、第二与第三NMOS管的源端均接VSS；