[发明专利]存储器单元

说明书

本公开提供一种存储器单元。该存储器单元包括一基底、一深沟渠电容器，形成在该基底中，以及一垂直晶体管，形成在该基底上且电性连接至该深沟渠电容器。该垂直晶体管包括一源极区和一漏极区，堆叠在该基底上、一通道区，垂直夹在该源极区和该漏极区之间，以及一栅极结构，环状围绕该通道区。存储器单元由形成在该基底中的该深沟渠电容器和形成在该基底上的垂直晶体管所构成，由于载子迁移率得到了改善，所以获得了高性能的晶体管，且因通道漏电流被抑制，所以达到了对通道区更好的电气控制。

技术领域

本公开关于一种具有一垂直晶体管的存储器单元，特别涉及一种具有一垂直环绕式栅极(Gate All Around，GAA)晶体管的动态随机存取存储器(Dynamic Random AccessMemory，DRAM)单元。

背景技术

DRAM单元一般包括一金氧半场效应晶体管(MOSFET)和一电容器，建置在一半导体硅基底中或其上。随着半导体积体整合技术不断地增加，元件尺寸必然相应缩小，以便制造具有更大存储器容量和更高处理速度的DRAM元件。

由于三维(3D)电容器结构越来越小，而仅占半导体基底中较小的面积，因此，3D电容器，例如深沟渠电容器，将应用在64百万字节中并含以上的DRAM制造中。然而，对于传统的DRAM单元，虽然电容器已经设计成三维，然而晶体管仍设计为二维并覆盖半导体基底还不少的区域，而不能满足半导体积体高度整合的需要。因此DRAM单元阵列的整合受到限制。

上文的「现有技术」说明仅提供背景技术，并未承认上文的「现有技术」说明公开本公开的标的，不构成本公开的现有技术，且上文的「现有技术」的任何说明均不应作为本案的任一部分。

发明内容

本公开的一个实施例提供一种存储器单元。该存储器单元包括一基底、一深沟渠电容器，形成在该基底中，以及一垂直晶体管，形成在该基底上且电性连接至该深沟渠电容器。该垂直晶体管包括一源极区和一漏极区，堆叠在该基底上、一通道区，垂直夹在该源极区和该漏极区之间，以及一栅极结构，环状围绕该通道区。

在一些实施例中，该深沟渠电容器包括一埋入板、一储存节点以及一节点介电层，而该节点介电层夹在该埋入板和该储存节点之间。

在一些实施例中，该存储器单元还包括一扩散区，形成在该基底中，且该扩散区电性连接至该深沟渠电容器的储存节点和该垂直晶体管的源极区。

在一些实施例中，该基底包括一第一导电型；该源极区、该漏极区和该扩散区包括一第二导电型；且该第一导电型与该第二导电型互补。

在一些实施例中，该扩散区的一掺杂浓度、该源极区的一掺杂浓度和该漏极区的一掺杂浓度实质相同。

在一些实施例中，该深沟渠电容器的一深度长至少为该垂直晶体管的一高度长的二十倍。

在一些实施例中，该源极区、该漏极区和该通道区包括一磊晶半导体材料。

在一些实施例中，该栅极结构包括一栅极导电层和一栅极电介质层，而该栅极电介质层夹在栅极导电层和通道区之间。

在一些实施例中，该栅极导电层包括一半导体层。

在一些实施例中，该通道区借着该源极区，垂直间隔开该基底。

在一些实施例中，该漏极区的高度大于该通道区的高度和该源极区的高度。

在一些实施例中，该存储器单元，还包括一位元线，电性连接至该垂直晶体管的漏极区。

在一些实施例中，该存储器单元还包括一接触结构，电性连接至该位元线和该漏极区。

在一些实施例中，该接触结构，形成在该漏极区的顶部上。

在一些实施例中，该接触结构环状围绕至少该漏极区的侧壁的一部分。