[发明专利]一种可减少封装芯片尺寸封装基板及其制备方法与应用在审
| 申请号： | 201810024992.X | 申请日： | 2018-01-11 |
| 公开（公告）号： | CN108281409A | 公开（公告）日： | 2018-07-13 |
| 发明（设计）人： | 董建 | 申请（专利权）人： | 苏州通富超威半导体有限公司 |
| 主分类号： | H01L23/498 | 分类号： | H01L23/498;H01L21/48 |
| 代理公司： | 南京苏科专利代理有限责任公司 32102 | 代理人： | 蒋慧妮 |
| 地址： | 215000 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 封装芯片 抑制层 基板 尺寸封装 阻焊层 制备 应用 表面粗糙度处理 预处理 焊丝 底部填充胶 封装基板 封装结构 工艺控制 对基板 非浸润 填充胶 减小 溢流 元器件 封装 芯片 | ||
1.一种可减少封装芯片尺寸封装基板，包括一基板，其特征在于：所述基板上设置有用于抑制底部填充时的底部填充胶溢流的非浸润性的抑制层。
2.如权利要求1所述的一种可减少封装芯片尺寸封装基板，其特征在于：所述抑制层的厚度为0.1-0.3mm，所述抑制层的宽度为0.1-0.4mm。
3.如权利要求1所述的一种可减少封装芯片尺寸封装基板，其特征在于：所述抑制层的宽度为0.2mm。
4.一种应用如权利要求1所述的一种可减少封装芯片尺寸封装基板的芯片封装结构。
5.如权利要求4所述的芯片封装结构，其特征在于：包括一基板，所述基板上通过焊球连接有芯片，所述芯片与所述焊接之间设置有底部填充胶，所述基板上设置有抑制层，所述抑制层设置于底部填充胶两侧。
6.如权利要求4所述的芯片封装结构制备方法，包括如下步骤，S1、对基板进行预处理；
S2、将裸芯片通过焊接连接在经过S1处理后的基板上；
S3、在芯片与基板之间通过底部填充胶进行底部填充；其中，所述S1包括如下步骤
S11、在基板上进行阻焊丝印形成阻焊层；
S12、对阻焊层进行表面粗糙度处理形成用于抑制后期底部填充时的底部填充胶溢流的非浸润性的抑制层，所述抑制层设置于底部填充胶的两侧。
7.如权利要求6所述的芯片封装结构制备方法，其特征在于：所述S3中底部填充胶的溢流宽度0.3-0.8mm。
8.如权利要求6所述的芯片封装结构制备方法，其特征在于：所述S12中的抑制层为疏水性材质形成。
9.如权利要求6所述的芯片封装结构制备方法，其特征在于：所述S12中抑制层的制备包括如下步骤，
S121、通过精密微量阀将特氟龙喷涂在目标位置；
S122、将喷涂后的基板进行高温烧结，使得喷涂位置形成抑制层。
10.如权利要求6所述的芯片封装结构制备方法，其特征在于：所述S12中抑制层的制备包括如下步骤，
S121、选取目标位置；
S122、通过激光对阻焊层进行灼烧形成抑制层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州通富超威半导体有限公司，未经苏州通富超威半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810024992.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：半导体芯片封装和叠层封装
- 下一篇：互连结构及其形成方法
