[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中，所述形成方法包括：提供衬底，所述衬底上具有鳍部，所述隔离区鳍部中具有开口；在所述衬底上形成初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁，且所述初始隔离结构填充所述开口；在所述隔离区初始隔离结构上形成保护层，所述保护层侧壁表面具有侧墙；以所述保护层和侧墙为掩膜对所述初始隔离结构进行刻蚀，在所述开口中形成第一隔离结构，并在所述器件区形成第二隔离结构所述器件区的隔离结构表面低于所述鳍部顶部表面。所述形成方法能够改善半导体结构性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小。然而，随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的沟道漏电流增大。

鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)的栅极成类似鱼鳍的叉状3D架构。FinFET的沟道凸出衬底表面形成鳍部，栅极覆盖鳍部的顶面和侧壁，从而使反型层形成在沟道各侧上，可于鳍部的两侧控制电路的接通与断开。这种设计能够增加栅极对沟道区的控制，从而能够很好地抑制晶体管的短沟道效应。然而，鳍式场效应晶体管仍然存在短沟道效应。

此外，为了进一步减小短沟道效应对半导体器件的影响，降低沟道漏电流。半导体技术领域引入了应变硅技术，应变硅技术的方法包括：在栅极结构两侧的鳍部中形成凹槽；通过外延生长工艺在所述凹槽中形成源漏掺杂区。为了减少鳍部边缘形成所述凹槽的过程中暴露出鳍部周围的隔离结构，而使所形成的源漏掺杂区结构不完整，导致对沟道的应力减小，在形成所述凹槽之前在所述鳍部边缘形成伪栅结构。现有技术为了提高半导体结构的集成度，一般在相邻鳍部边缘和隔离结构上形成一个伪栅极结构。

然而，现有的半导体结构的形成方法形成的半导体结构的性能较差。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够改善半导体结构性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有鳍部，所述鳍部包括隔离区和位于所述隔离区两侧的器件区，所述隔离区鳍部中具有开口，所述开口在平行于衬底表面且垂直于所述鳍部延伸方向上贯穿所述鳍部；在所述衬底上形成初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁，且所述初始隔离结构填充所述开口；在所述隔离区初始隔离结构上形成保护层，所述保护层侧壁表面具有侧墙；以所述保护层和侧墙为掩膜对所述初始隔离结构进行刻蚀，在所述开口内形成第一隔离结构，并形成覆盖鳍部侧壁的第二隔离结构，所述第二隔离结构表面低于所述鳍部顶部表面。

可选的，所述保护层的材料为氧化硅、氮化硅、氮氧化硅、无定型碳或非晶硅；所述侧墙的材料为氮化硅、无定型碳或非晶硅。

可选的，所述保护层在沿鳍部延伸方向上的尺寸为72埃～88埃；所述保护层沿垂直于衬底表面方向上的尺寸为90埃～110埃。

可选的，形成所述保护层之后，在所述保护层侧壁表面形成侧墙。

可选的，形成侧墙的步骤包括：在所述保护层侧壁和顶部上形成侧墙层；去除所述保护层顶部上的侧墙层，形成侧墙。

可选的，所述侧墙层的形成方法包括沉积工艺，所述沉积工艺包括原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺。

可选的，所述保护层与所述侧墙层的材料相同，所述保护层与侧墙层的密度不相同；或者，所述保护层与所述侧墙层的材料不相同。

可选的，所述侧墙的厚度为27埃～33埃。