[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中方法包括：提供基底，基底上具有第一鳍部、以及分别位于第一鳍部两侧的第二鳍部和第三鳍部，所述第一鳍部到第二鳍部的距离与第一鳍部到第三鳍部的距离不同，第一鳍部的顶部表面具有掩膜层；在基底表面形成初始隔离层，初始隔离层覆盖第一鳍部的侧壁以及掩膜层的部分侧壁；去除掩膜层，在初始隔离层内形成第一开口；在初始隔离层表面以及第一开口内形成牺牲膜，牺牲膜内具有位于第一开口上的第二开口，第二开口的深度小于第一开口的深度。所述方法形成的半导体器件的性能较好。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

MOSFET(金属氧化半导体场效应晶体管)是大部分半导体器件的主要构件，当沟道长度小于100nm时，传统的MOSFET中，由于围绕有源区的半导体衬底的半导体材料使源极和漏极区间互动，漏极与源极的距离也随之缩短，产生短沟道效应，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，如此使亚阀值漏电(Subthrehhold leakage)现象更容易发生。

鳍式场效晶体管(Fin Field effect transistor，FinFET)是一种新的金属氧化半导体场效应晶体管，其结构通常在绝缘体上硅(SOI)基片上形成，包括狭窄而孤立的硅条(即垂直型的沟道结构，也称鳍片)，鳍片两侧带有栅极结构。FinFET结构使得器件更小，性能更高。

然而，随着半导体器件集成度的进一步提高，鳍式场效晶体管的性能有待进一步提高。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高鳍式场效晶体管的性能。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有第一鳍部、以及分别位于第一鳍部两侧的第二鳍部和第三鳍部，所述第一鳍部到第二鳍部的距离与第一鳍部到第三鳍部的距离不同，所述第一鳍部的顶部表面具有掩膜层；在所述基底表面形成初始隔离层，所述初始隔离层覆盖第一鳍部的侧壁、以及掩膜层的部分侧壁；去除所述掩膜层，在所述初始隔离层内形成第一开口；在所述初始隔离层表面以及第一开口内形成牺牲膜，所述牺牲膜内具有位于第一开口上的第二开口，所述第二开口的深度小于第一开口。

可选的，所述基底、第一鳍部、第二鳍部和第三鳍部的形成步骤包括：提供初始基底，所述初始基底表面具有所述掩膜层，所述掩膜层暴露出部分初始的顶部表面；以所述掩膜层为掩膜，刻蚀所述初始基底，形成基底、位于基底上第一鳍部、以及位于第一鳍部两侧的第二鳍部和第三鳍部。

可选的，所述初始隔离层的形成步骤包括：在所述基底表面、第一鳍部的侧壁、以及掩膜层的侧壁和顶部表面形成隔离材料膜；平坦化所述隔离材料膜，直至暴露出掩膜层的顶部表面；平坦化所述隔离材料膜之后，去除部分隔离材料膜，暴露出掩膜层的部分侧壁，形成所述初始隔离层。

可选的，所述隔离材料膜的材料包括氧化硅；所述隔离材料膜的形成工艺包括流体化学气相沉积工艺。

可选的，所述第一开口底部暴露出第一鳍部一侧部分初始隔离层的顶部表面。

可选的，所述牺牲膜的形成工艺包括：原子层沉积工艺。

可选的，所述牺牲膜的厚度与第一开口沿鳍部宽度方向上尺寸的一半的差值大于50埃。

可选的，形成所述牺牲膜之后，所述形成方法还包括：去除部分牺牲膜，形成牺牲层，所述牺牲层内具有第三开口，所述第三开口的深度小于第二开口的深度。

可选的，所述牺牲层的形成工艺包括：湿法刻蚀工艺、Certas或者SiCoNi工艺。