[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中形成方法，包括：提供基底，基底上具有鳍部，鳍部包括隔离区和位于所述隔离区两侧的器件区，隔离区鳍部中具有开口，开口在平行于基底表面且垂直于鳍部延伸方向上贯穿鳍部；在基底的表面、以及鳍部的侧壁和顶部形成初始隔离结构，且初始隔离结构填充开口；在隔离区部分初始隔离结构上形成保护层，保护层侧壁表面具有侧墙，且侧墙覆盖器件区初始隔离结构的顶部；以保护层和侧墙为掩膜，去除部分初始隔离结构，在所述隔离区形成第一隔离结构，所述第一隔离结构充满所述开口，并在器件区形成覆盖鳍部侧壁的第二隔离结构，所述第二隔离结构表面低于鳍部的顶部表面。所述方法形成的器件性能较好。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小。然而，随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的沟道漏电流增大。

鳍式场效应晶体管(Fin Field-Effect Transistor,FinFET)的栅极成类似鱼鳍的叉状3D架构。FinFET的沟道凸出衬底表面形成鳍部，栅极覆盖鳍部的顶面和侧壁，从而使反型层形成在沟道各侧上，可于鳍部的两侧控制电路的接通与断开。

为了满足半导体器件集成度进一步提高的要求，相邻的鳍式场效应晶体管之间的距离更近，导致相邻的鳍式场效应晶体管的源漏掺杂区之间距离更近。为了避免鳍部内相邻的源漏掺杂区之间发生桥接，一种方法是在相邻源漏掺杂区之间的鳍部内形成隔离结构，用于在相邻的源漏掺杂区之间进行电隔离。

然而，现有的相邻鳍式场效应晶体管的性能仍较差。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高鳍式场效应晶体管的性能。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底表面具有鳍部，所述鳍部包括隔离区和位于所述隔离区两侧的器件区，隔离区鳍部中具有开口，开口在平行于基底表面且垂直于鳍部延伸方向上贯穿鳍部；在基底的表面、以及鳍部的侧壁和顶部形成初始隔离结构，且初始隔离结构填充开口；在隔离区部分初始隔离结构上形成保护层，保护层侧壁表面具有侧墙，且侧墙覆盖部分鳍部顶部初始隔离结构的顶部；以保护层和侧墙为掩膜，去除部分初始隔离结构，在所述隔离区形成第一隔离结构，所述第一隔离结构充满所述开口，并在器件区形成覆盖鳍部部分侧壁的第二隔离结构，所述第二隔离结构表面低于鳍部顶部表面。

可选的，所述开口沿鳍部延伸方向上的尺寸为：16纳米～20纳米。

可选的，所述保护层沿鳍部延伸方向上的尺寸为：18纳米～22纳米。

可选的，所述侧墙沿鳍部延伸方向上的尺寸为：1纳米～2纳米。

可选的，所述初始隔离结构的材料包括：氧化硅；所述初始隔离结构的形成工艺包括：流体化学气相沉积工艺。

可选的，所述保护层的材料包括：氮化硅、氮氧化硅、无定型碳或非晶硅；所述侧墙的材料为氮化硅、氮氧化硅、无定型碳或非晶硅。

可选的，所述保护层的材料和侧墙的材料不同。

可选的，所述保护层的形成方法包括：在所述初始隔离结构表面形成牺牲层，所述牺牲层暴露出所述开口内的初始隔离结构；在所述开口内的初始隔离结构表面、以及所述牺牲层的侧壁和顶部表面形成初始保护层；对所述初始保护层进行平坦化处理，直至暴露出牺牲层的顶部表面，在所述开口内的初始隔离结构表面形成保护层；形成所述保护层之后，去除所述牺牲层；所述侧墙的形成方法包括：在所述初始隔离结构表面、以及保护层的侧壁和顶部表面形成侧墙层；去除所述初始隔离结构和保护层表面的侧墙层，在所述保护层的侧壁形成侧墙；所述保护层的材料和侧墙的材料相同，且所述初始保护层和侧墙层的形成工艺不同。