[发明专利]半导体装置以及半导体装置的制造方法

说明书

本发明提供一种半导体装置以及半导体装置的制造方法。在多芯片WL－CSP中，不损害薄型性地实现半导体芯片间的连接的可靠性的提高。半导体装置包含：再布线，被设置在第一半导体芯片的主面上；绝缘膜，覆盖再布线的表面，具有使再布线分别局部地露出的第一开口部以及第二开口部；第一电极，被设置在绝缘膜上，在第一开口部与再布线连接，由与再布线相同的材料构成；以及第二电极，被设置在绝缘膜上，在第二开口部与再布线连接，由与第一电极不同的材料构成。

技术领域

本发明涉及半导体装置以及半导体装置的制造方法。

背景技术

WL－CSP(晶圆级芯片尺寸封装)是利用晶圆工艺进行再布线、电极的形成、树脂密封以及切割的半导体装置的封装技术。另外，也已知有包含层叠的多个半导体芯片的多芯片WL－CSP。

对于多芯片WL-CSP而言，由于封装的平面尺寸与被收纳在封装内的任意一个半导体芯片的平面尺寸大致相同、以及封装的高度与被收纳在封装内的多个半导体芯片的层叠体的高度大致相同，所以能够实现半导体装置的高性能化，并且能够缩小封装尺寸。另外，由于通过倒装芯片键合来进行多个半导体芯片间的连接，所以无需引线键合，能够实现可抑制半导体芯片间的通信的延迟等性能的提高。

在专利文献1中记载有一种半导体装置的制造方法，该半导体装置的制造方法包含：在半导体晶圆上形成柱状电极的工序；在半导体晶圆上倒装芯片键合第二半导体芯片的工序；在半导体晶圆上形成以覆盖柱状电极和第二半导体芯片的方式进行密封的密封部的工序；以及对密封部和第二半导体芯片进行研磨以使柱状电极的上表面和第二半导体芯片的上表面露出的工序。

专利文献1：日本特开2008－218926号公报

在多芯片WL－CSP中，所层叠的第一半导体芯片与第二半导体芯片的连接的可靠性成为问题。第一半导体芯片与第二半导体芯片的接合例如通过使用包含SnAg的焊料端子，将第二半导体芯片倒装芯片键合到第一半导体芯片上来进行。焊料端子例如能够与通过再布线工艺形成在第一半导体芯片的表面的再布线或者电极接合。一般使用Cu来作为在第一半导体芯片的表面通过再布线工艺而形成的再布线或者电极的材料。然而，在该情况下，构成再布线或者电极的Cu会扩散到焊料端子内，对于再布线或者电极而言，在焊料接合部Cu消失，其结果是，有在第一半导体芯片与第二半导体芯片的连接上产生连接不良之虞。

作为抑制由朝向焊料端子内的Cu的扩散而引起的半导体芯片间的连接不良的方法，可举出加厚与焊料端子连接的再布线或者电极的厚度的方法。具体而言，可举出在第一半导体芯片与第二半导体芯片的接合部形成柱状电极的方法。然而，在该方法中，封装的厚度加厚，作为多芯片WL－CSP的特长的薄型性受到损害。

发明内容

本发明是鉴于上述的点而完成的，其目的在于在多芯片WL－CSP中，不损害薄型性地实现半导体芯片间的连接的可靠性的提高。

本发明的第一观点的半导体装置包含：再布线，被设置在第一半导体芯片的主面上；绝缘膜，覆盖上述再布线的表面，具有使上述再布线分别局部地露出的第一开口部以及第二开口部；第一电极，被设置在上述绝缘膜上，在上述第一开口部与上述再布线连接，由与上述再布线相同的材料构成；以及第二电极，被设置在上述绝缘膜上，在上述第二开口部与上述再布线连接，由与上述第一电极不同的材料构成。

本发明的第二观点的半导体装置包含：再布线，被设置在第一半导体芯片的主面上；绝缘膜，覆盖上述再布线的表面，具有使上述再布线分别局部地露出的第一开口部以及第二开口部；第一电极，被设置在上述绝缘膜上，在上述第一开口部经由导电膜与上述再布线连接；以及第二电极，被设置在上述绝缘膜上，在上述第二开口部与上述再布线连接，由与上述第一电极不同的材料构成。