[发明专利]MOS电容与MOM电容并联的版图结构

说明书

本发明公开了一种MOS电容与MOM电容并联的版图结构。MOS电容层与MOM电容层相叠加，MOS电容的栅极与MOM电容的第一极板通过多个过孔相连，MOS电容的源极和漏极以及衬底通过多个过孔与MOM电容的第二极板相连，所述第一极板与所述第二极板极性相反。本发明提供的MOS电容与MOM电容并联的版图结构，在原有去耦电容的版图基础上利用同层金属构成的电容，以及多层金属堆叠的结构并联于去耦电容，从而可以在较小的面积下获得更大的电容值，更适应集成电路超深亚微米工艺。

技术领域

本发明涉及集成电路领域，特别涉及一种MOS电容与MOM电容并联的版图结构。

背景技术

随着集成电路工艺尺寸进入超深亚微米数量级，芯片电源电压相应降低，而时钟频率却不断提高，电源网格中的动态电流变化率越来越大，使得动态电源压降的问题更突出，压降又会对电路时序和功能造成严重影响。为了减小芯片电压的波动以及降低电源噪声，通常会在不同的电源域使用去耦电容，去耦电容充当电荷储存器，对电路额外供应电流以防止供给电压的瞬间降低。去耦电容值越大，效果越好。

在工艺制程进入超深亚微米的时代，现有的去耦电容已经渐渐无法满足要求，不能有效地减小芯片电压波动以及降低电源噪声，如何在有限的面积下获得具有大电容值的电容成为待解决的问题。申请号为201210251647的专利中提供了一种去耦电容，利用半导体集成电路的器件加工结构，在浅槽隔离区生长多晶硅，形成栅电极，将栅电极连接在不同电位电源，利用栅之间的介电材料形成去耦电容，跟本发明的结构有明显区别，去耦电容的效果也相差很多。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明提供了一种MOS电容与MOM电容并联的版图结构，MOM电容是指金属氧化物金属电容。在原有去耦电容的版图基础上利用同层金属构成的电容，以及多层金属堆叠的结构并联于去耦电容，从而可以在较小的面积下获得更大的电容值，适应集成电路超深亚微米工艺。

为实现上述目的，本发明提供了MOS电容层与MOM电容层相叠加，MOS电容的栅极与MOM电容的第一极板通过多个过孔相连，MOS电容的源极和漏极以及衬底通过多个过孔与MOM电容的第二极板相连，所述第一极板与所述第二极板极性相反。

优选地，上述技术方案中，MOM电容由多个电容层并联叠加组成，每个电容层包括电容区、第一金属互联区、第二金属互联区。电容区包括所述第一极板和所述第二极板。所述第一极板包括第一指电极阵列，所述第二极板包括第二指电极阵列，该第一指电极阵列和该第二指电极阵列包括多个互相平行的指电极。所述第一指电极阵列和所述第二指电极阵列之间相互啮合形成叉指状的电极阵列。第一金属互联区包括与所述指电极相垂直的第一金属长条，将所述第一指电极阵列中的各个指电极相互连接。第二金属互联区，包括与所述指电极相垂直的第二金属长条，将所述第二指电极阵列中的各个指电极相互连接。

优选地，上述技术方案中，所述第一金属长条和所述第二金属长条上分别有多个过孔，用于将MOM电容的多个电容层进行并联。

优选地，上述技术方案中，所述金属长条的宽度和所述指电极的宽度均为W，所述第一金属长条与所述第二极板之间、所述第二金属长条与所述第一极板之间、所述第一极板与所述第二极板之间的间隙均为S，所述MOS电容的源极、漏极和衬底的区域共覆盖了所述MOM电容的6个指电极。当第一金属长条与第二金属长条之间的间隙为X，单个MOM电容层的指电极个数为M，则MOS电容的长度L以及MOS电容的宽度D的公式如下：

L＝(M-6)×W+(M-7)×S，

D＝X-2S。

与现有技术相比，本发明具有如下有益效果：

能够在较小的面积下获得更大的电容值，更加适应集成电路超深亚微米工艺。